طراحی یک دیکدر bch بهینه جهت افزایش اطمینان در ذخیره سازی اطلاعات و تصحیح خطا در حافظه های فلش
Abstract
چکیده: کاهش ابعاد ترانزیستورها در نسل جدید حافظههای فلش و رهسپار شدن آن ها به سمت حوزههای طراحی نانومتر منجر به عدم صحت در برنامهریزی و پاک کردن اطلاعات در این طراحیها شده؛ درنتیجه قابلیت اطمینان در ذخیرهسازی اطلاعات به چالشی مهم در ساختار این نوع حافظهها تبدیل شده است. جهت مقابله با چنین چالشی در کنترل کننده این نوع از حافظهها از کدهای تصحیح خطای bch استفاده میشود. دو نکته اساسی در فرآیند دیکدینگ کد bch عبارت اند از: میزان تأخیر در فرآیند تصحیح خطا و حجم سخت افزاری هر یک از زیر بلوکها. در این مقاله جهت افزایش سرعت در فرآیند تصحیح خطا و نیز افزایش راندمان مدار دیکدر، روشی مؤثر مبتنی بر معماری موازی برای زیر بلوک های دیکدر bch و همچنین استفاده از تکنیک خط لوله پیشنهاد شده است. از طرف دیگر راه حل پیشنهادی جهت کاهش حجم سختافزار بلوک دیکدر bch، استفاده از الگوریتم اشتراکگذاری xorها جهت حذف گیتهای تکراری در بلوک chien search است. دیکدر پیشنهادشده توسط زبان توصیف سختافزار vhdl شبیهسازی و سپس با استفاده از نرمافزار xilinx ise سنتز شده است. نتایج شبیهسازیها نشان میدهند که الگوریتم پیشنهادی در مقایسه با روشهای مشابه ضمن کاهش زمان فرآیند تصحیح خطا، توانسته است کاهش چشمگیری در حجم سختافزاری بلوک دیکدر bch داشته باشد.