طراحی lna های cmos در طول موج میلیمتری
Abstract
در این پایان¬نامه طراحی مدارهای cmos در فرکانس¬های با طول موج میلیمتری مورد بررسی قرار گرفت و عملکرد قطعات فعال و غیرفعال در این فرکانس¬ها بیان شد. به¬دلیل اثرات پارازیتی موجود در فرکانس¬های بسیار بالا، مدل قطعات شامل سلف، خازن و خط انتقال، باید با استفاده از آنالیز جریان¬های شارش یافته در زیرلایه و سایر قسمت¬های قطعه، در نرم¬افزارهای شبیه¬سازی سه بعدی الکترومغناطیسی به¬دست ¬آید. طراحی این قطعات در فرکانس¬های بالا نیازمند استفاده از روش¬های نوین، مانند استفاده از شیلد در زیر هادی سیگنال، به¬منظور کاهش تلفات زیرلایه و اثرات پارازیتی موجود است. به منظور استفاده از سلف مجتمع، مدل دقیق و کارامدی مورد نیاز است. در این تحقیق مدل کوپل شده به زیرلایه که برای شبیه¬سازی در فرکانس بالاتر از فرکانس رزونانس مناسب است، معرفی شد و معادله¬های به¬دست آمده برای پارامترهای مدل با استفاده از روش برازش داده بیان شد. هم¬چنین مدل مداری خازن مجتمع بیان شد و تلفات زیرلایه با قراردادن شیلد بین خازن و زیرلایه کاهش یافت و با استفاده از ساختار انگشتی ضریب کیفیت خازن بهبود پیدا کرد. در ادامه ساختارهای خط انتقال برای عملکرد تا فرکانس¬های 110ghz معرفی شدند و طراحی خطوط انتقال swtl و acw، برای دسترسی به ضریب کیفیت بالا و کاهش طول موج با کاهش سرعت، معرفی و مورد بررسی قرار گرفت. به¬منظور افزایش فرکانس بهره واحد ترانزیستور در فرکانس¬های با طول موج میلیمتری، تکنولوژی¬های کوچک مورد استفاده قرار می¬گیرند. این ترانزیستورهای کوچک با اعمال ولتاژ بایاس بزرگتر از ولتاژ شکست، دچار شکست می¬شوند. بنابراین در طراحی موج میلیمتری، ولتاژ تغذیه باید کاهش یابد. پس از بررسی طراحی مدار در سطح قطعه ، عملکرد طراحی در سطح مداری مورد بررسی قرار گرفت. چالش¬ها و روش-های طراحی تقویت¬کننده lna در طول موج میلیمتری بررسی شد و روش crca برای افزایش بهره بیان شد. هم¬چنین یک روش پیشنهادی برای طراحیlna در فرکانس 60ghz با پایداری بالا و ولتاژ و توان مصرفی بیان شد. بااستفاده از روش بایاس بدنه، ولتاژ آستانه ترانزیستورها کاهش یافت و امکان طراحی در ولتاژ پایین فراهم شد. lna پیشنهادی دارای ولتاژ تغذیه 0.5v با توان مصرفی 3.6mv است که در مقایسه با مقاله¬های مشابه کاهش چشمگیری داشته است. مدار تطبیق ورودی lna بر مبنای امپدانس نویز بهینه، طراحی شده که علاوه¬بر ایجاد ایزولاسیون ورودی بالا، نویز فیگر مدار را نیز کاهش داده است. در فرکانس کار s11=-27db و عدد نویز مدار 4.8db به¬دست آمده¬اند. برای ایجاد مصالحه بین پایداری و بهره مدار، از سلف 55ph در سورس ترانزیستورها استفاده شده است. مقدار بهره توان lna برابر 10.8db، ضریب پایداری 3.3 و تلفات بازگشتی ورودی -22db محاسبه شده¬اند. شبیه¬سازی¬های مداری در نرم¬افزار ads در تکنولوژی 0.13µmcmos و با کتابخانه tsmc انجام شدند. تمامی مدارهای تطبیق ورودی و خروجی و سلف¬های موجود در سورس ترانزیستورها با خطوط انتقال مایکرواستریپ پیاده سازی شده¬اند. به¬منظور مدل¬سازی دقیق این خطوط، مدل زیرلایه موجود در نرم¬افزار ads با تغییر دو پارامتر گذردهی الکتریکی و تانژانت تلفات دی الکتریک، اصلاح شده است. دقت مدل استفاده شده با شبیه¬سازی خط انتقال با طول 100µm در تکنولوژی 0.13µmcmos در نرم¬افزار hfss و مقایسه نتایج حاصل با نتایج نرم¬افزار ads، مورد تایید قرار گرفته است.