نتایج جستجو برای: finfet تمام گیت دو فلزی

تعداد نتایج: 306128  

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه رازی - دانشکده فنی و مهندسی 1389

در اکستروژن معکوس جهت حرکت پانچ با ماده مخالف هم بوده و سنبه با اعمال نیروی فشاری ماده خام را داخل محفظه قالب به عقب می راند. در فرآیند اکستروژن، قطعات با سطح مقطع ثابت و یکنواخت در طول، شکل داده می شوند. شکل دهی قطعات با روش اکستروژن سبب کاهش اتلاف ماده خام، افزایش سرعت تولید، افزایش مقاومت به سایش و افزایش مقاومت به خستگی آنها می شود. در این فرآیند، مانند سایر فرآیند های شکل دهی فلزات، اطلاع ...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه رازی - دانشکده علوم 1394

هدف این پروژه سنتز و شناسایی نانوکاتالیست al-mo/zsm-5 است. در این پروژه تحقیقاتی عوامل موثر بر ساختار و عملکرد نانوکاتالیست، نظیر درصد هرکدام از مواد فعال، دمای سنتز پیش ساز کاتالیست، تاثیر مقادیر مختلف از پایه و دمای کلسیناسیون مورد بررسی قرار گرفت. همچنین کاتالیست های تهیه شده توسط روش های دستگاهی نظیرsem، xrdوbet بررسی شدند. نتایج نشان داد که روش تلقیح با دمای سنتزoc 40، استفاده از 10 درصد و...

ژورنال: :مهندسی مکانیک مدرس 2014
محمد بخشی جویباری نفیسه محمد تبار سید جمال حسینی پور عبدالحمید گرجی

صفحات دو قطبی مورد استفاده در پیل های سوختی از مهمترین و پر هزینه ترین اجزای یک پیل سوختی می باشند. صفحات دو قطبی فلزی به دلیل وزن و هزینه کمتر، بهترین گزینه برای جایگزینی صفحات فلزی ضخیم ماشینکاری شده یا گرافیتی هستند. انتخاب فرآیند شکل دهی مناسب، یکی از مهمترین موضوعات مطرح در تکنولوژی پیل سوختی است. در حال حاضر، فرآیند هیدروفرمینگ به دلیل قابلیت شکل دهی قطعاتی با وزن کم و هندسه پیچیده برای ت...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه رازی - دانشکده فنی و مهندسی 1389

در اکستروژن مستقیم جهت حرکت پانچ با ماده در یک راستا بوده و سنبه با اعمال نیروی فشاری ماده خام را داخل محفظه قالب به جلومی راند. در فرآیند اکستروژن، قطعات با سطح مقطع ثابت و یکنواخت در طول، شکل داده می شوند. شکل دهی قطعات با روش اکستروژن سبب کاهش اتلاف ماده خام، افزایش سرعت تولید، افزایش مقاومت به سایش و افزایش مقاومت به خستگی آنها می شود. در این فرآیند، مانند سایر فرآیند های شکل دهی فلزات، اطل...

چکیده: در ایـن مقاله طراحی یک مبدل زمان به دیجیتال 12 بیتی رزولوشن بالا و توان مصرفی کم مبتنی بر اسیلاتور حلقوی چند­مسیره (Multi-Path Gated Ring Oscillator) در تکنولوژی nm-CMOS130 بیان شده است. برای افزایش رزولوشن دو مسیر گیت با رزولوشن­های متفاوت، رزولوشن درشت و رزولوشن ریز، به­صورت ساختار ورنیر استفاده شده است. تأخیر گیت هر مسیر تعیین­کننده رزولوشن آن مسیر و به دلیل به ­کار بردن آن­ها در ساخت...

2017

In this proposed work we are applying valuable power gating schemes to FinFET based Schmitt trigger to enhance its performance by reducing the leakage current in standby mode (off-state mode). The power gating schemes like Sleep Transistor approach and Multi-Threshold CMOS (MTCMOS) and Double-Threshold CMOS (DTCMOS) have been analysed and simulated which shows the tremendous reduction in the le...

2013
SAURABH KHANDELWAL

As technology is scaled down, the importance of leakage current and power analysis for memory design is increasing. In this paper, we discover an option for low power interconnect synthesis at the 45nm node and beyond, using Fin-type Field-Effect Transistors (FinFETs) which are a promising substitute for bulk CMOS at the considered gate lengths. We consider a mechanism for improving FinFETs eff...

Journal: :CoRR 2016
Sushant Mittal Aneesh Nainani M. C. Abraham Saurabh Lodha Udayan Ganguly

—FinFET technology is prone to suffer from Line Edge Roughness (LER) based VT variation with scaling. To address this, we proposed an Epitaxially Defined (ED) FinFET (EDFinFET) as an alternate to FinFET architecture for 10 nm node and beyond. We showed by statistical simulations that EDFinFET reduces LER based VT variability by 90% and overall variability by 59%. However, EDFinFET consists of w...

Journal: :Electronics 2023

In the VLSI industry, ability to anticipate variability tolerance is essential understanding circuits’ potential future performance. The cadence virtuoso tool used in this study assess how PVT fluctuations affect various fin-shaped field effect transistor (FinFET) circuits. research, high-performance FinFET-based circuits at 7 nm are discussed with a variation temperature and voltage. idea behi...

Journal: :Microelectronics Reliability 2015
Usman Khalid Antonio Mastrandrea Mauro Olivieri

Abstract— The assessment of noise margins and the related probability of failure in digital cells has growingly become essential, as nano-scale CMOS and FinFET technologies are confronting reliability issues caused by aging mechanisms, such as NBTI, and variability in process parameters. The influence of such phenomena is particularly associated to the Write Noise Margins (WNM) in memory elemen...

نمودار تعداد نتایج جستجو در هر سال

با کلیک روی نمودار نتایج را به سال انتشار فیلتر کنید