نتایج جستجو برای: خطای تاخیر حلقه

تعداد نتایج: 24440  

ژورنال: کنترل 2010

در این مقاله روشی نوین برای بهبود عملکرد سیستمهای چند ورودی چند خروجی دارای تاخیر زمان ارائه شده است. در این روش، در هر حلقه کنترل، بر اساس مفهوم بهره غالب، تابع خاصی به تابع انتقال حلقه باز افزوده می شود و بدین طریق رفتار تابع حلقه باز کلی، از وضعیت غیر حداقل فاز به حداقل فاز تبدیل می شود. در موقع بکار بردن جبرانگر پیشنهادی برای مقاوم شدن حلقه، کافی است که جبرانگر مورد نظر نسبت به بالاترین ...

ژورنال: :کنترل 0
منصوره اسماعیلی mansoureh esmaeli منصور شیروانی mansour shirvani

در این مقاله روشی نوین برای بهبود عملکرد سیستمهای چند ورودی چند خروجی دارای تاخیر زمان ارائه شده است. در این روش، در هر حلقه کنترل، بر اساس مفهوم بهره غالب، تابع خاصی به تابع انتقال حلقه باز افزوده می شود و بدین طریق رفتار تابع حلقه باز کلی، از وضعیت غیر حداقل فاز به حداقل فاز تبدیل می شود. در موقع بکار بردن جبرانگر پیشنهادی برای مقاوم شدن حلقه، کافی است که جبرانگر مورد نظر نسبت به بالاترین نرم...

ژورنال: :مهندسی برق مدرس 0
mahdy rezaei darestani aerospace department, khaje nasir toosi university of technology, tehran, iran. amirali nikkhah aerospace department, khaje nasir toosi university of technology, tehran, ali khakisedigh electrical and computer department, khaje nasir toosi university of technology, tehran, iran.

بجهت بهبود کارآیی حلقه بسته در حضور نامعینی ها، اغتشاشات و تاخیر کنترل کننده با حلقه دوگانه با ترکیبی از کنترل پیش بین مدل مرجع و کنترل کننده مقاوم پیشنهاد گردیده است. کنترل کننده حلقه دوگانه از ردگیری یکنواخت در پایدارکنده ژیروسکوپی 3 محوره که در آن تاخیر بصورت ذاتی وجود دارد اطمینان حاصل می نماید. این ایده کنترلی برای حذف اغتشاشات فرکانس بالا و کمینه کردن خطای حالت ماندگار با کمترین توان مصرف...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی (نوشیروانی) بابل - دانشکده مهندسی برق و کامپیوتر 1390

چکیده تاکنون مدل هایی که برای تحلیل یک حلقه قفل شده تاخیر ارائه شده است ، مدل های خطی بوده اند، اما به دلیل طبیعت غیر خطی یک dll ، این مدل ها اگرچه تقریب خوبی به دست می دهند اما هنوز نتوانسته اند نیاز طراحان را بر طرف سازند. از این رو در این پایان نامه سعی شده مدل غیرخطی دقیقی ارائه کنیم که بتواند به طراحان در تحلیل آن کمک کند. این مدل می تواند رفتار گذرای یک dll را تا رسیدن به حالت آرامش پیش ...

ژورنال: :مهندسی برق و الکترونیک ایران 0
جمال قاسمی jamal ghasemi محمد غلامی mohammad gholami

یکی از چالش­های مهم در طراحی ضرب کننده­های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن یا زمان نشست مدار است. در همین راستا در این مقاله یک ساختار متداول برای حلقه قفل شده تاخیر در نظر گرفته می­شود که در آن تعداد سلولهای تاخیر موجود در مسیر مستقیم سیگنال مشخص است. در ادامه با استفاده از الگوریتم بهینه­سازی ژنتیک، حلقه قفل شده تاخیر طراحی شده مورد بررسی و پردازش قرار می­گیرد. الگوریت...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی (نوشیروانی) بابل - دانشکده برق و کامپیوتر 1392

امکان پیاده سازی آسانتر ساختارهای پیچیده با بلوک های ساده در مدارهای دجیتال و همچنین نویزپذیری کمتر آنها، سبب شده است که امروزه بیشتر کار پردازش سیگنال در این بخش انجام شود. ولی با وجود رشد سیر دیجیتالی شدن قطعات الکترونیکی، پردازش سیگنال های آنالوگ همچنان از اهمیت و جایگاه ویژه ای برخوردار است. زیرا داده های جهان پیرامون ما سیگنال های پیوسته در زمان هستند. بنابراین همواره نیاز به مبدل هایی دار...

ژورنال: :مهندسی برق و الکترونیک ایران 0
محمد غلامی حمید رحیم پور جمال قاسمی ایمان اسمعیلی پایین افراکتی

در این مقاله، یک راهکار جدید با استفاده از الگوریتم بهینه سازی گرادیان برای ساخت حلقه های قفل شده تاخیر ارائه شده است. از جمله ویژگی های برجسته این ساختار می توان به سرعت بالای قفل شدن و فرکانس بالای عملکرد مدار اشاره کرد. در این ساختار به جای بلوکهای آشکارساز فاز-فرکانس، پمپ بار و فیلتر حلقه از یک پردازنده استفاده شده است. در فرستنده های دیجیتال از یک پردازنده برای دیکد کردن، کد کردن، آشکارساز...

پایان نامه :دانشگاه آزاد اسلامی - دانشگاه آزاد اسلامی واحد تهران مرکزی - دانشکده مهندسی برق و الکترونیک 1391

در این پایان نامه یک مدار حلقه قفل تاخیر با دو لبه سنکرون شونده با سرعت قفل بالا، محدوده فرکانسی وسیع و ولتاژ تغذیه پایین شرح داده شده است که اغلب در پروسه های هم تراز کننده ساعت مورد استفاده قرار می گیرد. در این پروژه، دو معماری تقریبا مشابه پیشنهاد شده است. نتایج شبیه سازی با برنامه hspice بر پایه تکنولوژی های cmos ?m18/0 و ?m13/0 می باشد. معماری پیشنهادی اولیه، حلقه قفل تاخیر با دو لبه سنکر...

ژورنال: کنترل 2010

 در این مقاله روشی جدید برای افزایش مقاومت روش جبرانگر تاخیر زمانی اسمیت در مقابل خطا ی مدل ارائه شده است. این روش بر اساس مفهوم بهره برتر می باشد. در این روش با دانستن حداکثر خطا و استفاده از مفهوم بهره برتر، تابع حلقه باز سیستم کنترل با اضافه کردن تابع مناسبی طوری تنظیم میکنیم که مطمئن باشیم تمامی صفرهای معادله حلقه باز سیستم کنترل که ناشی از پارامتر  تاخیر زمان می باشند، در چپ قرار می گیرند....

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه فردوسی مشهد 1389

مفهوم اندازه گیری زمان نقش مهمی در قسمت های مختلفی از علم و فناوری چون ابزارهای اندازه گیری، فیزیک، قفل کننده های فاز دیجیتال و همچنین در دمدولاتورها و مبدل های داده ایفا می کنند. مبدل های زمان به دیجیتال که عملیات اندازه گیری و تبدیل بازه ی زمانی به خروجی دیجیتال را انجام می دهند، معمولا شامل دو بخش می شوند: بخش اول که مقدار زمان های بزرگ را اندازه گیری می کند و به طور معمول از یک شمارنده ساخت...

نمودار تعداد نتایج جستجو در هر سال

با کلیک روی نمودار نتایج را به سال انتشار فیلتر کنید