نتایج جستجو برای: خط تاخیر

تعداد نتایج: 16170  

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی خواجه نصیرالدین طوسی - دانشکده برق و کامپیوتر 1391

حلقه های قفل تأخیر به طور گسترده در سیستم های مجتمع مورد استفاده قرار می گیرند. حلقه قفل تأخیر یک سیستم حلقه بسته ساده است که قادر است سیگنال کلاکی که رابطه ی فاز دقیقی با کلاک مرجع دارد را تولید کند. با توجه به اینکه سیستم حلقه بسته است، این رابطه ی فاز بین کلاک ورودی و خروجی، فرایند پروسه و دما را دنبال می کند. دقت رابطه ی فاز بین کلاک ورودی و خروجی به پارامترهای طراحی dll، مشخصه های عدم تطاب...

پایان نامه :دانشگاه آزاد اسلامی - دانشگاه آزاد اسلامی واحد تهران مرکزی - دانشکده مهندسی برق و الکترونیک 1391

در این پایان نامه یک مدار حلقه قفل تاخیر با دو لبه سنکرون شونده با سرعت قفل بالا، محدوده فرکانسی وسیع و ولتاژ تغذیه پایین شرح داده شده است که اغلب در پروسه های هم تراز کننده ساعت مورد استفاده قرار می گیرد. در این پروژه، دو معماری تقریبا مشابه پیشنهاد شده است. نتایج شبیه سازی با برنامه hspice بر پایه تکنولوژی های cmos ?m18/0 و ?m13/0 می باشد. معماری پیشنهادی اولیه، حلقه قفل تاخیر با دو لبه سنکر...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه مازندران - دانشکده علوم انسانی و اجتماعی 1390

تاثیر حاملهای آزاد بر خواص اپتیکی نیمه‎هادی‎ها یک اثر انکار ناپذیر و غالب بر دیگر اثرات غیرخطی‎ای چون کر و جذب مرتبه اول است. لذا درنظر گرفتن اثر حاملهای آزاد در موجبرهای مستقیم و میکروحلقه‎های نیمه‎هادی، بعنوان اثر بنیادی و ضروری قلمداد می‎گردد. همچنین، بدلیل آنکه عموما میکروحلقه‎ها از موادی با ضریب‎شکست بالا مانند نیمه‎هادی‎ها طراحی می‎شوند، این نتایج کاربردهای وسیعی در مدارهای مجتمع تمام نور...

پایان نامه :وزارت نیرو 1382

هدف از این بررسی : تعیین میزان وابستگی متغیر وابسته زمان به متغیرهای مستقل . و نتایج نشان می دهد که اصلی ترین علت تاخیر پروژه ها کلید در دست نبودن آنها و انتخاب پیمانکار ضعیف می باشد و کم ترین اولویت را محدود بودن تعداد پیمانکاران و مشاوران در زمینه اجرای این نوع پروژه ها است.

پایان نامه :وزارت علوم، تحقیقات و فناوری - موسسه آموزش عالی غیر انتفاعی و غیر دولتی شمال - آم - دانشکده فنی 1392

با افزایش تقاضا در شبکه معابر، تداخل و مشکلات ترافیکی متعددی به وجود آمده است که با توسعه و گسترش شبکه و افزایش ظرفیت راهها نیز نمی توان برخی از این مشکلات را مرتفع نمود. یکی از مواردی که در طراحی راه ها باید به آن توجه کرد، مطالعات کامل نواحی بین ورودی و خروجی (ناحیه تداخلی یا مقاطع تغییر خط) در آزادراهها و راههای چند خطه می باشد. مانور تغییر خط صورت گرفته در این مقاطع باعث ایجاد تاخیر در حرکت...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه تربیت مدرس - دانشکده مهندسی برق و کامپیوتر 1392

در این پایان¬نامه یک فیلتر میان¬گذر با ضریب کیفیت بالا، با استفاده از سا¬ختار فیلترهای چند مسیره¬ای طراحی شد¬ه است. ا¬¬گرچه فیلترهای چند مسیره¬ای به دلیل ویژگی¬هایی همچون ضریب کیفیت بالا، قابلیت مجتمع پذیری، قابلیت تنظیم¬پذیری و .... بسیار مورد توجه طراحان مدارهای مجتمع قرار گرفته¬اند، اما اغلب فیلترهای چند مسیره¬ای، برا¬ی فرکانس¬های زیر سه گیگا¬هرتز طراحی شد¬ه¬اند. بررسی¬های انجام شده در این پ...

ژورنال: :مهندسی برق و الکترونیک ایران 0
جمال قاسمی jamal ghasemi محمد غلامی mohammad gholami

یکی از چالش­های مهم در طراحی ضرب کننده­های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن یا زمان نشست مدار است. در همین راستا در این مقاله یک ساختار متداول برای حلقه قفل شده تاخیر در نظر گرفته می­شود که در آن تعداد سلولهای تاخیر موجود در مسیر مستقیم سیگنال مشخص است. در ادامه با استفاده از الگوریتم بهینه­سازی ژنتیک، حلقه قفل شده تاخیر طراحی شده مورد بررسی و پردازش قرار می­گیرد. الگوریت...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه ارومیه - دانشکده علوم 1389

چکیده ندارد.

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی (نوشیروانی) بابل - دانشکده مهندسی برق و کامپیوتر 1390

چکیده تاکنون مدل هایی که برای تحلیل یک حلقه قفل شده تاخیر ارائه شده است ، مدل های خطی بوده اند، اما به دلیل طبیعت غیر خطی یک dll ، این مدل ها اگرچه تقریب خوبی به دست می دهند اما هنوز نتوانسته اند نیاز طراحان را بر طرف سازند. از این رو در این پایان نامه سعی شده مدل غیرخطی دقیقی ارائه کنیم که بتواند به طراحان در تحلیل آن کمک کند. این مدل می تواند رفتار گذرای یک dll را تا رسیدن به حالت آرامش پیش ...

غلامی, محمد, قاسمی, جمال,

Reducing the locking time or settling time is one of the major challenges in the design of Delay Locked Loop (DLL) based frequency synthesizer. In this paper a common structure for DLL based frequency synthesizer is considered in which the number of delay cells in the direct path is specified. Then, the designed delay locked loop is optimized using genetic algorithm (GA). GA changes the phase-v...

نمودار تعداد نتایج جستجو در هر سال

با کلیک روی نمودار نتایج را به سال انتشار فیلتر کنید