درمدارهای دینامیکی بار بیش از حد سیگنال پالس ساعت که علاوه بر رجیسترها، گیت های دینامیکی را نیز تغذیه می کند موجب مصرف بالای توان بخصوص در مدارهای فرکانس بالا می شود. در روش منطقی d3lیا منطق دینامیکی هدایت شده با اطلاعات، شبکه ی توزیع کلاک بسیار کوچکتر از قبل شده و سیگنال های ورودی مدار به جای کلاک برای کنترل فازهای پیش شارژ و ارزیابی استفاده می شوند. با این کار مشکلات ناشی از بافر کر...

حلقه قفل فاز(pll) ، سیستمی است که با دریافت موج متناوب به عنوان ورودی سعی می کند موجی متناوب در خروجی تولید کند که هم فاز با فاز ورودی باشد. حلقه قفل فاز به طور وسیع در میکروپروسسورها و حافظه ها و سیستم های مخابراتی دیجیتال نظیر سنتز کننده های فرکانسی، مدولاسیون فاز، دی مدولاسیون فاز، بازسازی کلاک مورد استفاده قرار می گیرد. دراین مدارات نیاز به عملکرد با سرعت بالا است، که ضمن افزایش فرکانس باید...

امروزه روش های مختلفی برای کاهش توان مصرفی مورد توجه محققان قرار گرفته است اما اغلب اوقات کاهش توان مصرفی باعث افزایش تاخیر و در نتیجه کاهش سرعت مدار می شود. لذا در این پایان نامه سعی شده است تا حد امکان بدون اثر نامطلوب روی سرعت، توان مصرفی کم شود و با همین هدف به طراحی سه فلیپ فلاپ جدید با توان مصرفی کم و سرعت بالا پرداخته شده است و مدارهای حاصل با چند نمونه از جدیدترین و مهم ترین فلیپ فلاپ ه...

در تعداد زیادی از چیپ های vlsi، توان مصرفی سیستم کلاکینگ شامل شبکه ی توزیع کلاک و فلیپ فلاپ ها می‏ شود که غالباً قسمت بزرگی از کل توان مصرفی یک چیپ می باشند. در این پایان نامه به طراحی فلیپ فلاپ های جدید با توان مصرفی کم و کارایی بالا پرداخته شده است. در فصل اول ضرورت و انگیزه ی این کار بیان شده است. در فصل دوم مهم ترین فلیپ فلاپ های دیگران شرح داده شده است. در فصل سوم اولین فلیپ فلاپ پیشنهادی ...

در این پروژه یک پردازنده عصبی طراحی شده است که می تواند برای شبیه سازی دسته وسیعی از شبکه ها که مقادیر حقیقی دارند به کار رود. هدف اصلی شبیه سازی الگوریتم انتشار معکوس خطا می باشد. واحد پردازش ریاضی به صورت ممیز شناور 24 بیتی طراحی شده است که شامل یک بیت علامت، 6 بیت نما و 17 بیت مانتیس می باشد. واحد ‏‏‎fpu‎‏ شامل چهار واحد ضرب کننده می باشد که به صورت ‏‎simd‎‏ قرار گرفته اند. اگر چه به اندازه ...

در این تحقیق سعی شده مداری مناسب جهت بازیابی کلاک و داده ارائه شود که هم دارای سرعت نسبتاً بالایی بوده و هم نسبت به مدارهای موجود تا آنجا که ممکن است بهینه و مصرف توان پایین تری داشته باشد. لذا از روش درونیابی فاز استفاده کردیم که با توجه به عدم استفاده از نوسان ساز در آن، می تواند مصرف توان پایینی داشته باشد. روش استفاده شده در این تحقیق به گونه ای است که برخلاف روشهای موجود، که معمولاً از لبه ی...

در تکنولوژی های پیشرفته ی امروزی پیاده سازی یک سیستم کامل با سرعت پردازش بالا و فضای اشغالی کم بر روی تراشه امکان پذیر شده اما با توجه به چند برابر شدن تعداد ترانزیستورها بر روی تراشه نه تنها اتلاف توان کلی مدار کمتر نشده، بلکه بحرانی تر نیز شده است. در مدارهای دینامیکی بار بیش از حد سیگنال پالس ساعت که علاوه بر رجیسترها، گیت های دینامیکی را نیز تغذیه می کند موجب مصرف بالای توان بخصوص در مدارها...