طراحی تقسیم کننده های قفل شده ی تزریقیlc فرکانس بالا با هدف کاهش توان مصرفی

پایان نامه
  • وزارت علوم، تحقیقات و فناوری - دانشگاه فردوسی مشهد - دانشکده مهندسی
  • نویسنده سمیه اسدیان
  • استاد راهنما ساسان ناصح
  • تعداد صفحات: ۱۵ صفحه ی اول
  • سال انتشار 1390
چکیده

در سال های اخیر استفاده از تقسیم کننده های فرکانسی در سیستم های فرکانس بالا مانند سنتزکننده های فرکانسی، سیستم های بازیابی کلاک و سیگنال ژنراتورها، مورد توجه بسیاری قرار گرفته است. تقسیم کننده های فرکانسی می توانند از یک سیگنال متناوب ورودی، خروجی متناوبی تولید کنند که فرکانس آن کسری از فرکانس سیگنال ورودی باشد. امروزه تقاضا برای تقسیم کننده های فرکانسی با توان مصرفی پایین، بازه ی عملکرد وسیع، دقت و سرعت بالا، نویزفاز کم، و قابلیت مجتمع سازی زیاد افزایش چشمگیری یافته است. در پاسخ به این تقاضا، تقسیم کننده های متنوعی ارائه شده است که کاراترین آنها تقسیم کننده های قفل شده ی تزریقی مبتنی بر نوسان سازهای lc (lc-ilfdها) می باشند. دلیل این امر قابلیت کار در فرکانس های بالا و همچنین توان مصرفی کم این دسته از تقسیم کننده ها می باشد. اگر چه در مورد lc-ilfdهای با نسبت تقسیم 2 و به دلیل طراحی آسانی که دارند تا کنون مطالعات مفصلی صورت گرفته است ولی در مقابل، lc-ilfdهای با نسبت تقسیم 3 کمتر مورد توجه قرار گرفته اند. برای تزریق سیگنال در در یک lc-ilfd با نسبت تقسیم 3، روش های مختلفی پیشنهاد شده است که شامل تزریق سری، تزریق موازی و تزریق مستقیم می باشند. در این پژوهش دو روش تزریق برای تزریق سیگنال تفاضلی در یک lc-ilfd با نسبت تقسیم 3 پیشنهاد شده است. در روش تزریق پیشنهادی اول که یک روش تزریق موازی است، با قرار دادن خازن هایی در درین ترانزیستورهای تزریق جریان dc این ترانزیستورها حذف شده است که این امر بدون این که تاثیر منفی ای بر روی بازه ی قفل و یا نویزفاز تقسیم کننده داشته باشد، منجر به کاهش قابل توجهی در توان مصرفی آن می گردد. با استفاده از این روش تزریق، یک ilfd دنبال کننده نیز طراحی شده است. در روش تزریق پیشنهادی دوم، برای تزریق سیگنال تفاضلی به جای ترانزیستور از خازن هایی که متصل به گیت ترانزیستورهای سوئیچ شونده ی هسته ی ilfd هستند استفاده شده است. از مزایای این روش تزریق می توان به توان مصرفی کم و نویزفاز پایین و قابلیت کار در ولتاژهای پایین اشاره نمود. از هر دو ilfd پیشنهادی می توان برای تقسیم فرکانسی با نسبت تقسیم 2 نیز استفاده کرد. برای این منظور کافی است به جای سیگنال تزریقی تفاضلی از یک سیگنال تزریقی تک-سر استفاده نمائیم. مدارهای ارائه شده، با استفاده از نرم افزار ads و در تکنولوژی cmos-rf 0.18µm شبیه سازی شده اند.

۱۵ صفحه ی اول

برای دانلود 15 صفحه اول باید عضویت طلایی داشته باشید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

طراحی حلقه قفل شده تاخیر برای گیرنده های بی سیم جهت بکارگیری در کاربردهای فرکانس بالا

In this paper, a new approach using gradient optimization algorithm for delay locked loop (DLL) is provided. Among the salient features of this structure, the proposed DLL can be quickly locked and can be used as a high-frequency circuit. In this novel architecture a digital signal processor (DSP) is used instead of phase detector, charge pump and loop filter. In digital transmitters to select ...

متن کامل

طراحی PLL دو حلقه ای مبتنی بر آشکارسازی فاز پنجره‌ای با سرعت قفل بالا، توان مصرفی و اسپور مرجع پایین

In this paper, a dual loop PLL with short locking time, low power consumption and low reference spur is presented. The output frequency and reference frequency of the designed circuit are 3.2 GHz and 50 MHz, respectively, aimed to WiMAX applications. In the proposed circuit in locked state, some parts of the circuit could be powered off, to reduce overall power consumption. Phase detection in t...

متن کامل

طراحی ضرب کننده فرکانسی بر اساس حلقه قفل شده تاخیر دیجیتالی و با سرعت بالا

Lock and settling times are two parameters which are of high importance in design of DLL-based frequency multipliers. A new architecture for DLL-based frequency multipliers in digital domain is designed in this paper. In the proposed architecture instead of using charge pump, phase frequency detector and loop filter a digital signal processor is used. Gradient algorithm is used in the proposed ...

متن کامل

طراحی حلقه قفل شده تاخیر برای گیرندههای بی سیم جهت بکارگیری در کاربردهای فرکانس بالا

در این مقاله، یک راهکار جدید با استفاده از الگوریتم بهینه سازی گرادیان برای ساخت حلقه های قفل شده تاخیر ارائه شده است. از جمله ویژگی های برجسته این ساختار می توان به سرعت بالای قفل شدن و فرکانس بالای عملکرد مدار اشاره کرد. در این ساختار به جای بلوکهای آشکارساز فاز-فرکانس، پمپ بار و فیلتر حلقه از یک پردازنده استفاده شده است. در فرستنده های دیجیتال از یک پردازنده برای دیکد کردن، کد کردن، آشکارساز...

متن کامل

طراحی ضرب کننده فرکانسی بر اساس حلقه قفل شده تاخیر دیجیتالی و با سرعت بالا

یکی از چالش­های مهم در طراحی ضرب کننده­های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن و همگرایی مدار است. در همین راستا یک ضرب کننده فرکانسی کاملا جدید و دیجیتالی با سرعت قفل شدن بالا در این مقاله طراحی شده است. در این طراحی از  یک پردازنده دیجیتالی به جای مدارات آشکار ساز فاز-فرکانس، پمپ بار و فیلتر حلقه استفاده شده است. با توجه به این تغییرات، ساختار ارائه شده دارای زمان قفل شدن ...

متن کامل

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه فردوسی مشهد - دانشکده مهندسی

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023