امکان سنجی پیاده سازی سخت افزاری و مطالعه رفتاری اسیلاتور غیر خطی hopf

اسیلاتورهای غیر خطی از جمله ابزارهای قدرتمند و مهم در سیستمهای بیولوژیکی و علوم مهندسی به شمار می آیند. تئوری اسیلاتورهای غیر خطی برای دهه های متمادی جهت مدل سازی پدیده های طبیعی مانند مدل های سیگنالی نورونی، تولید کننده الگوی مرکزی (cpg)، حافظه های انجمنی، دریافت سیگنال قلب تا کاربرد های مهندسی مانند ماشین های یونیور سال ، پردازش تصویر، محاسبات منطقی و روبوتیک به کار رفته است.کاربرد گسترده این اسیلاتورها و ویژگی هایشان ، شبکه اسیلاتوری غیر خطی را به یکی از عناصر احتمالی طراحی سیستمی آینده بدل کرده است. به خاطر پیچیدگی ریاضیاتی ذاتی چنین سیستمهایی ? پیاده سازی سخت افزاری آن ها یک چالش جدی در هدایت کاربرد آن ها در سیستمهای واقعی است. علاوه بر این اسیلاتورهای غیر خطی به علت فقدان شکل پذیری فرکانسی و عدم توانایی در وفق دادن پارامترهایشان به یک سیگنال خارجی، کاربرد نسبتا" محدودی در زمینه پردازش سیگنال دارند. هدف این پایان نامه پیاده سازی سخت افزاری دسته خاصی از اسیلاتور های غیر خطی به نام اسیلاتور hopf است که دارای وفق پذیری فرکانسی است و می تواند فرکانس هر ورودی تحریک را بیابد. بنا براین در راستای نیل به این هدف در این پژوهش کارهایی به قرار زیر انجام شده است: اولا" ، معادلات توصیف گر اسیلاتور hopf از جنبه های مختلف مورد بررسی قرار گرفته است و مدل بهینه ای برای پیاده سازی سخت افزاری که سرعت و حجم قابل قبولی داشته باشد و متعاقبا" هزینه کمتری را برای پیاده سازی به ما تحمیل کند انتخاب شده است. در گام دوم، یک کاربرد بسیار جالب و نو از این اسیلاتور ها مورد بررسی قرار گرفته است به نحوی که می توان از این اسیلاتور در حالت جفت شده با یکدیگر و قرار دادن آن ها در حالت شبکه ای به تحلیل فرکانسی سیگنال های مختلف به عنوان مثال یافتن مولفه های فرکانسی مختلف یک سیگنال دلخواه و یا به طور معادل سری فوریه این سیگنال ها پرداخت. وجه تمایز اصلی این روش با دیگر روش های کلاسیک تحلیل فرکانسی، استفاده از یک سیستم کاملا" دینامیک است که نیازی به پیش پردازش چه در حوزه زمان و یا چه در حوزه فرکانس بر روی سیگنال ندارد. گام سوم ارایه مدار دیجیتال برای پیاده سازی مدل مطرح شده برای اسیلاتور و شبکه ذکر شده در گام های قبلی است. در این طراحی به منظور کاهش مسیر بحرانی مدار و رسیدن به فرکانس بالاتر از تکنیک پایپ لاین استفاده شده است. در گام چهارم نیز برای تعیین صحت عملکرد مدار، آن را بر روی برد fpga شرکت زایلینکس به نام virtex-ii پیاده کرده و نتایج را نشان می دهیم. شبیه سازی real time سیستم دینامیکی به یک سیستم با حافظه سطح اول کافی نیاز دارد که با کامپیوتر های معمولی قابل فراهم شدن نیست. زین روی برای شبیه سازی با سرعت بالای شبکه ای چند میلیونی از اسیلاتور ها می توانیم از جایگزین های دیگری استفاده کرد. یک راه استفاده از gpu با ساختار بسیار موازی شده اش در کنار cpu است. در گام آخر با پیاده سازی شبکه هایی با جمعیت بسیار زیاد شاخص افزایش سرعت محاسبات با gpu را با محاسباتی که تنها با استفاده از cpu بدست می آیند مقایسه کرده و کارایی gpu در شبیه سازی های حجیم را نشان داده ایم.