بررسی و طراحی فلیپ فلاپ ها با توان مصرفی کم و سرعت بالا

فلیپ فلاپ یک المان اساسی در طراحی مدارات مجتمع دیجیتال است و به صورت گسترده در سیستم های vlsi استفاده می شود. این المانها به همراه شبکه کلاک یکی از بخش های پر مصرف مدارات مجتمع دیجیتال می باشند و حدود 40 تا 50 درصد کل توان مصرفی سیستم را به خود اختصاص می دهند. در نتیجه کاهش توان مصرفی و تاخیر فلیپ فلاپ ها تاثیر قابل توجهی در تاخیر و توان مصرفی کل سیستم دارد. این پایان نامه به بررسی و مطالعه فلیپ فلاپ های موجود و ارائه چند فلیپ فلاپ جدید با توان مصرفی کم و سرعت بالا پرداخته است. تکنیکهای مختلفی برای کاهش توان مصرفی در فلیپ فلاپها وجود دارد که به تکنیک دشارژ شرطی، پیش دشارژ، کاهش تعداد ترانزیستورها، استفاده از منابع تغذیه دوگانه و تکنیک گیت کردن کلاک می توان اشاره نمود. با توجه به کاربرد وسیع تکنیک استفاده از دو منبع تغذیه جهت کاهش توان مصرفی، فلیپ فلاپ-های تغییر دهنده سطح کاربرد زیادی دارند در نتیجه در این پایان نامه اینگونه فلیپ فلاپها مورد توجه قرار گرفته اند. در این پایان نامه چند مدار جدید برای فلیپ فلاپ های پالسی معرفی شده است. مدار اول که یک فلیپ فلاپ تغییر دهنده سطح است، از تکنیک گیت کردن کلاک استفاده کرده و در مقایسه با سایر فلیپ فلاپ ها تغییر دهنده سطح در فعالیت کلید زنی داده 50 % حدود 22 % بهبود توان و حدود 23 % بهبود تاخیر دارد. در فلیپ فلاپ پیشنهادی دوم از تکنیک پیش دشارژ، دشارژ شرطی و کاهش تعداد ترانزیستورها استفاده شده است که در مقایسه با سایر مدارات حدود 16 % بهبود pdp دارد. سایر فلیپ فلاپ های تحریک شونده با پالس نیز برای کاهش توان مصرفی و تاخیر از تکنیک های متفاوتی استفاده کرده اند. مقایسه مدار پیشنهادی با سایر مدارات در فعالیت کلیدزنی 50 % نشان می دهد که مدار سوم 16% بهبود توان و 21% بهبود سرعت، مدار چهارم 8 % بهبود توان و 18 % بهبود سرعت، مدار پنجم 15% بهبود توان و 4 % بهبود سرعت، مدار ششم 16 % بهبود pdp و مدار هفتم نیز 13% بهبود توان مصرفی و حدود 19%بهبود سرعت را دارا می باشد. شبیه سازی همه مدرارات با نرم افزار hspice و در تکنولوژی nm65 صورت گرفته است.