طراحی یک تنظیم کننده ولتاژ با افت پایین با کنترل کننده دیجیتال در فناوری cmos

پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه گیلان - دانشکده فنی
نویسنده فریما قراغان آبادی
استاد راهنما علیرضا صابرکاری علی حیدری
تعداد صفحات: ۱۵ صفحه ی اول
سال انتشار 1392

چکیده

در این پایان نامه دو تنظیم کننده ولتاژ ldo معرفی شده است، طوری که به دو روش آنالوگ و دیجیتال به کنترل اندازه ترانزیستور عبوری پرداخته شده است. در هر مورد مدار ldo پیشنهادی با استفاده از نرم افزار hspice در تکنولوژی mµcmos 0/35 برای ایجاد ولتاژ خروجی 2/8v به ازای ولتاژ ورودی 3v شبیه سازی شده است. مدارهای ldo پیشنهادی قابلیت جریان دهی به محدوده وسیعی از بار (0 تاma 100) را دارا هستند و به ازای جریان های بار کم، جریان خاموشی بسیار کوچکی دارند. در پایان نیز مقایسه هایی بین دو مدار ldo معرفی شده با یکدیگر و همچنین با سایر انواع ldoهایی که تاکنون معرفی شده اند صورت گرفته و برای هر دو مدار عدد شایستگی تقریباً مشابهی (21?) به دست آمده است.

ثبت نام

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}

نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه گیلان - دانشکده فنی

کلمات کلیدی

تنظیم کننده ولتاژ با افت کم

میزبانی شده توسط پلتفرم ابری doprax.com