طراحی و پیاده سازی یک سوئیچ مقیاس پذیر با استفاده از تکنولوژی fpga

در این پژوهش معماری یک سوئیچ مقیاس¬پذیر پیشنهاد شده است. معماری یک سوئیچ به تکنولوژی مورد استفاده جهت پیاده¬سازی سوئیچ بستگی خواهد داشت. در واقع با توجه به مزایای تکنولوژی fpga از جمله دسترس¬پذیری، هزینه پایین اقتصادی و زمان کوتاه پیاده¬سازی و محدودیت¬های موجود جهت استفاده ازطراحی asic از جمله پروسه پیچیده طراحی asic و هزینه بالا، تکنولوژی fpga به عنوان یک راه حل مناسب جهت پیاده¬سازی معماری مقیاس¬پذیر انتخاب شده است. با این حال تکنولوژی fpga نیز محدودیت¬هایی از جمله محدودیت تعداد پین و منابع در پیاده¬سازی خواهد داشت. بنابراین با توجه به این تکنولوژی و محدودیت¬های موجود، معماری یک سوئیچ مقیاس پذیر پیشنهاد شده است و جهت تست ساختار پیشنهادی، یک نمونه سوئیچ بر روی بستر fpga از خانواده spartan6 پیاده¬سازی شده است. در این پژوهش به بررسی منابع مورد نیاز و محدودیت¬های پیاده-سازی سوئیچ¬های با اندازه بزرگ بر روی بستر fpga پرداخته شده است. بنابراین جهت طراحی و پیاده¬سازی سوئیچ¬های با اندازه بزرگ قادر به برآورد منابع مورد نیاز، شناسایی محدودیت¬های منابع و متناسب با آن انتخاب بستر مناسب fpga برای پیاده¬سازی سوئیچ با اندازه بزرگ خواهیم بود. هدف اصلی از ارائه ساختار معرفی شده در این پژوهش، این است که هر یک از بلوک¬های استفاده شده در این طرح در یک چیپ fpga به صورت مجزا پیاده شود و سپس این چیپ¬ها بر اساس طرح پیشنهادی و بر روی یک بورد به صورت سلسله مراتبی کنار یکدیگر قرار گرفته و سوییچ با اندازه بزرگتر را تشکیل دهند. اما در این پژوهش، به دلیل عدم دسترسی به بوردی با این شرایط، در مرحله اول به منظور تست عملکرد صحیح ساختار معرفی شده، کل طرح در مقیاس کوچک¬تر درون یک چیپ fpga پیاده سازی شده است که در آن اندازه بلوک¬های سوئیچینگ، 5x5 بوده و در دو لایه یک سوئیچ را تشکیل می¬دهد. در ساختار اصلی اندازه¬ی بلوک¬های استفاده شده، توسط منابع چیپ fpga مورد استفاده تعیین خواهد شد.