در دو دهه گذشته پردازنده ها ‏‎(dsp processor)‎‏ ، بازار تراشه های همه منظوره محاسبات ‏‎dsp‎‏ را در اختیار داشته اند . پیشرفت در ساخت مدارهای دیجیتال ، افزایش تعداد گیتهای منطقی قابل پیاده سازی در یک تراشه را در پی داشته است . به نظر می رسد پردازنده ها ‏‎(programmable architecture)‎‏ امکان حداکثر بهره برداری از این ظرفیتهای جدید را نداشته و نیاز به بازنگری دارند. معماری بازپیکرپذیر ‏‎(reconfigurable architecture)‎‏ می تواند یکی از جایگزینهای مناسب باشد . تراشه های ساخته شده براساس این معماری ، قابلیت تطبیق با محاسبه و کاربرد مورد نظر ، حتی بعد از ساخت تراشه ، را دارند.

در این پایان نامه ، آزمون پذیری مدار در سطح انتقال ثبات مورد بررسی قرار می گیرد و پارامترهای مربوطه در این سطح محاسبه می شوند. از جمله این پارامترها، می توان به پارامترهای قابلیت کنترل و قابلیت مشاهده اشاره کرد . پس از محاسبه پارامترهای مربوطه، نقاط سخت آزمون تعیین می گردند و سپس با اعمال تکنیکهای طراحی برای تست آزمون پذیری مدار افزایش می یابد. نتایج حاصله نشان می دهد که با صرف هزینه اندک ، آزمون پذیری مدار به میزان قابل توجهی افزایش یافته است.

در شبکه های کامپیوتری وظیفه سوئیچها مسیردهی بسته های اطلاعات است . با توجه به نیازهای شبکه های کامپیوتری امروزی ، سوئیچها باید سریع باشند و بتوانند ضمانت سرویس مناسبی برای جریانهای اطلاعات فراهم نمایند. از جمله کاربردهایی که به ضمانت سرویس نیازمندند ، کاربردهای بلادرنگ می باشند که نیاز به ضمانت تاخیر دارند.در این پایان نامه طرحی برای فراهم نمودن ضمانت تاخیر بصورت ‏‎best-effort‎‏ در سوئیچهای بافر ورودی ارائه می شود. ضمانت ‏‎best-effort‎‏ بدلیل سادگی پیاده سازی آن در سخت افزار و در نتیجه سرعت بیشتر سوئیچ انتخاب شده است.

در این پایان نامه روشی برای ارزیابی بردارهای آزمون ارائه شده است که بوسیله آن می توان مقداری از هزینه آنرا کاست. عملکرد روش ارائه شده بدین صورت می باشد، که با شبیه سازی در سطح بالا از توصیف مدار(که در اصل شبیه سازی سریعی می باشد)، تخمینی از قابلیت مجموعه بردارهای آزمون اعمال شده ، در سطح پائین توصیف مدار، بدون احتیاج به شبیه سازی در آن سطح(که شبیه سازی کندی می باشد) بدست می آید.

با پدیده نوظهور اینترنت و گسترش روزافزون شبکه های داده نیاز به سوئیچ های با ظرفیت بالا بیش از پیش احساس می گردد. اغلب سوئیچهای پرظرفیت از نوع سوئیچ های با بافر ورودی حافظه مشترک برای نیل ب سرعت بالا می باشند. دسته اول این سوئیچها، بافر ورودی از مشکل ‏‎hol(head of line blocking)‎‏ رنج می برند که بازدهی آنها را به 6/58درصد کاهش می دهد.