توموگرافی امپدانس الکتریکی(eit) در خیلی از مطالعات سالهای اخیر مورد توجه قرار گرفته است و در حل مسائل فرآیندهای صنعتی و پزشکی گامهای موثری برداشته شده است. یک قسمت مهم در اغلب سیستمهای eit، منبع جریان است و دلیل آن این است که مشخصات آن تأثیر قابل ملاحظه ای روی عملکرد سیستمهای eit دارد. منابع جریانی که بطور معمول در سیستمهای eit مورد توجه قرار می گیرند بر پای? توپولوژی howland و در سختار قطعات مجزا ساخته شده است. این رساله یک تحلیل در سطح سیستمی از این منابع جریان ac را برای ساخت در تکنولوژی cmos استاندارد بیان می کند. در این میان ما نمایش خواهیم داد که ناهمسانی مقاومتهای مدار و حاصل ضرب بهره در پهنای باند آپ امپ تأثیر شدیدی روی عملکرد این نوع از منابع جریان دارند که ما به سختی می توانیم در منابع دیگر چنین تحلیلی از این تأثیرات را پیدا کنیم. چنین تحلیلی در این رساله پوشش داده شده است. در اینجا نمایش خواهیم داد که تنها %1/0 تلرانس برای مقاومتهای مدار می تواند سبب کاهش امپدانس خروجی منبع جریان، حتی تا k?200 شود که رنج دامن? جریان خروجی آن در حد میلی آمپر است. همچنین یک ارتباط ساده بین کمترین امپدانس خروجی و بهر? آپ امپ و علاوه بر آن، gbw آپ امپ به نمایش در می آید. علاوه بر این، یک ساختار جدید جهت افزایش امپدانس خروجی از منبع جریان طراحی شده است. ما یک آپ امپ بافر شده را در تکنولوژی cmos 0.18µm جهت آزمایش ساختار جدیدمان در حالت واقعی، طراحی کردیم که نتایح شبیه سازی بهبود قابل توجه امپدانس خروجی را نسبت به منبع جریان howland بهبود یافته نشان داد.