نام پژوهشگر: محمد حسین ظریفی دیزجی

طراحی ورودی تطبیق پذیر برای دریافت سیگنالهای عصبی از یک آرایه پر ظرفیت از الکترودهای قابل جاگذاری در بدن
پایان نامه وزارت علوم، تحقیقات و فناوری - دانشگاه تبریز 1388
  محمد حسین ظریفی دیزجی   جواد فرونچی

هدف از این رساله طراحی یک طبقه ورودی تطبیق پذیر برای دریافت سیگنالهای عصبی به صورت قابل جاگذاری در بدن می باشد. این سیستم باید کم توان کم نویز و دارای ابعاد کوچک باشد که در این رساله سعی در طراحی مداراتی با این اهداف و با کاربرد های پزشکی، انجام یافته است. مداراتی با هدف دریافت سیگنال عصبی، تقویت و نیز تبدیل این سیگنالها از حوزه آنالوگ به دیجیتال طراحی و شبیه سازی شده اند. برای این منظور حسگر دانشگاه utah انتخاب شده است. این حسگردارای آرایه ای 10×10 می باشد که بر اساس ابعاد و جنس مواد گزارش شده در مقالات درمحیط نرم افزار comsol که یک نرم افزار حل عددی برای محیط های فیزیکی می باشد، پیاده سازی شده است. نتایج حاصل از آنالیز عددی برای طراحی طبقه تقویت کننده مورد استفاده قرار گرفته است. تقویت کننده کم نویز با توان پایین طراحی و در نرم افزار cadence شبیه سازی شده است. برای تبدیل سیگنال آنالوگ به دیجیتال، یک مبدل آنالوگ به دیجیتال 10 بیتی با ساختاری کاملا جدید با کاربرد توان پایین طراحی شده است. در نهایت سیگنال شبه واقعی spike مستخرج از دیتا بیس معتبر، برای تست سیستم نهایی به کار رفته است. تکنولوژی مورد استفاده برای طراحی cmos 90nm می باشد. معرفی مبدل خط لوله با ساختار زمانی منجر به طراحی کم توان و هم چنین انتقال پیچیدگی از مدارات آنالوگ به مدارات دیجیتال گردیده است. فاکتور اساسی دیگر در طراحی مبدل کاهش ابعاد مبدل آنالوگ به دیجیتال می باشد. به این منظور با توجه به رنج فرکانسی پایین سیگنالهای عصبی و نیز قابلیت تکنیک معرفی شده در ساختارهای چرخشی، مبدلی بر پایه ساختار زمانی با اتصال چرخشی طراحی و شبیه سازی شد. در این روش برخلاف استفاده از چند طبقه یکسان به طور متوالی از یک طبقه و چندین مرتبه استفاده شده است. جهت کاهش حلقه های تکرار در راستای کاهش توان مصرفی، تعداد بیتهای استخراجی از هر طبقه افزایش یافته است. به این مفهوم که در هر مرحله چرخش 4 بیت استخراج گردیده و این بیتها در ثباتهایی ذخیره می گردد و پس از سه مرحله تکرار، بیتهای استخراجی به صورت one-bit overlap با هم جمع گردیده و در نهایت 10 بیت از مبدل نهایی استخراج می گردد. جانمایی ساختار طراحی شده نهایی رسم شده و ساختار طراحی شده تا مرحله پیاده سازی پیش رفته است.