شبکه های باند وسیع به منظور ادغام ترافیک های گوناگون مانند صدا، داده و تصویر ارائه شده اند. تامین و تضمین نیازهای متعدد این سرویس ها مستلزم ایجاد قابلیت های متفاوتی از جمله افزایش سرعت و تامین پهنای باند موردنیاز در شبکه های باند وسیع می باشد. به علاوه معماری شبکه های نسل آینده تاثیر به سزایی در افزودن قابلیت های جدید در شبکه های باند وسیع دارد. از طرفی دیگر، معماری شبکه های باند وسیع به شدت تحت تاثیر سوئیچ های با سرعت بالاست. درواقع، سوئیچ های با سرعت بالا فناوری اساسی در دستیابی به قابلیت های مدنظر در شبکه های باند وسیع هستند. نیازهای مربوط به کارایی و تغییرات در فناوری مدارهای مجتمع و vlsi منجر به ایجاد انواع معماری سوئیچ شده اند. یک سوئیچ در مورد مسیریابی بسته ها و انتقال آنها از پورت های ورودی به خروجی های مناسب را تصمیم گیری می کند. در ساختار سوئیچ به دلیل اینکه ماهیت ترافیک ورودی متغیر است، درنتیجه ممکن است چندین بسته تقاضای دسترسی به یک پورت خروجی را داشته باشند. برای حل چنین مسئله ای، سوئیچ ها از راهکارهای متفاوتی در معماری طراحی خود استفاده می کنند. در سوئیچ های اولیه، پورت های ورودی و خروجی توسط یک باس مشترک ساده باهم در ارتباط بودند. درنتیجه، دسترسی به این باس مشترک به خودی خود گلوگاه سیستم سوئیچینگ بود. سوئیچ های کراس بار با استفاده از n جفت ورودی و خروجی به صورت موازی، بر مشکلات ناشی از این گلوگاه در معماری باس مشترک غلبه کردند. اما این سوئیچ ها نیز دارای هزینه پیاده سازی بالایی هستند؛ درنتیجه انواع معماری های سوئیچ های چند طبقه ارائه شدند. ساختار سوئیچ-های چندطبقه با اتصال طبقات مختلف سوئیچ بوسیله تعداد زیادی سیم شکل می گیرند. این سیم ها نه تنها منجر به افزایش تاخیر در شبکه سراسری سیستم ارتباطی می شوند، بلکه این ساختار گران تر از ساختارهایی است که از معماری سوئیچ های مبتنی بر بافر هستند. با توجه به تعداد گزینه های طراحی یک سوئیچ، بررسی و تحلیل گزینه های متعدد و مطالعه مزایا و معایب هر انتخاب در طراحی یک سوئیچ با سرعت بالا حائز اهمیت است. دیدگاه های مختلفی در طراحی سوئیچ با سرعت بالا وجود دارد و هر دیدگاه تلاش کرده-است با بهینه سازی پارامترها، کارایی و توسعه پذیری سوئیچ را افزایش دهد. معماری حافظه مشترک نیز مسائل طراحی مربوط به خود را دارد. حافظه مشترک در این معماری باید سریع تر از نرخ داده های ورودی عمل کند. اگرچه کاهش زمان دسترسی به حافظه از نظر فیزیکی دارای محدودیت است. به علاوه، از دیدگاه طراحی چیپ، فضای اصلی سطح چیپ توسط حافظه مشترک و دیگر مدارهای منطقی مربوط به آن اشغال می گردد. بنابراین این معماری نیز از دیدگاه پیاده سازی گران است. همچنین با رشد روزافزون قابلیت های تراشه های fpga پیاده سازی طرح های مختلف سوئیچ با توجه به مزیت های برنامه ریزی تراشه های قدرتمند fpga را مقرون به صرفه می کند. در این پایان نامه تلاش شده است تا با ادغام مزایای حافظه های چندپورته و تشکیل بانک های حافظه بر مسائل طراحی سوئیچ هایی که از ساختار حافظه مشترک استفاده می کنند، غلبه شود. سوئیچ حافظه مشترک پیشنهادی، با استفاده از بلوک ram های ارزان که از منابع داخلی بوردهای fpga است، طراحی شده است. در این پایان نامه ابتدا با تحلیل و مطالعه تلاش شده تا راه حل های مطرح شده در سال های اخیر برای حل این مسائل بررسی گردند. سپس به منظور دستیابی به اهداف طراحی سوئیچ های با سرعت بالا، و با توجه به مسائل طراحی این نوع سوئیچ ها ، یک مدل نمونه سوئیچ 4*4 حافظه مشترک با سرعت بالا به کمک fpga پیاده سازی شده است. این سوئیچ بر روی بوردهای virtex4 از مدارهای fpga پیاده سازی شده است. نرخ سرعت این سوئیچ معادل 575/173 مگاهرتز می باشد و ظرفیت سوئیچ برابر با 20 گیگابیت در ثانیه است.