نام پژوهشگر: ایمان بدری

طراحی معماری کدگشای کدهای ldpc به صورت کم مصرف
پایان نامه وزارت علوم، تحقیقات و فناوری - دانشگاه شاهد 1390
  ایمان بدری   محمد باقر غزنوی قوشچی

شاخصه های عملکرد و کاربرد بهینه سیستم های مخابرات دیجیتال همچون توان عملیاتی و بازدهی انرژی بالا، اهمیت توجه به پیاده سازی و بهبود عملکرد مدارهای الکترونیکی مورد استفاده در سیستم های مخابراتی را روشن می سازد. مدارات کدگشا به عنوان مصرف کننده بخش قابل توجهی از توان مصرفی گیرنده های دیجیتال در تحقیقات گسترده از نظر نحوه پیاده سازی مورد ارزیابی قرار گرفته اند. با توجه به برتری عملکرد کدگشای ldpc در اصلاح خطای اطلاعات دریافتی از کانال، و نیز حجم و پیچیدگی سخت افزار مورد نیاز برای پیاده سازی آن رویکرد بهینه سازی در طراحی و پیاده سازی این مدار در تحقیقات اخیر شایان توجه است. در تحقیق حاضر ارائه معماری کم مصرف برای کدگشای ldpc مد نظر است. بر این مبنا معماری الکترونیکی گره های کدگشا بر اساس الگوریتم کدگشایی min-sum طراحی و پیاده سازی شده است. و پس از سنجش مصرف توان هر بخش روش هایی برای طراحی کم مصرف هر گره بر مبنای اصول کاهش مصرف توان همچون اشتراک گذاری منابع، طراحی زیرمدارات کم مصرف و تغییر روش های محاسباتی در راستای کاهش سخت افزار و توان مورد نیاز ارائه شده است. طراحی گره آزمون با روش اشتراک گذاری بلوک پرکاربرد مقایسه گر مصرف توان آن را نسبت به بلوک طراحی شده اولیه به میزان30% کاهش داده است و نیز تعداد ترانزیستورهای استفاده شده در این مدار به 37% درصد مدار پایه کاهش یافته است. همچنین بر مبنای تحقیقات و طراحی انجام شده، روش محاسبه و انتقال داده بر اساس نمایش اعداد به صورت اندازه- علامت موجب کاهش فعالیت خازنی در مسیر انتفال داده نسبت به روش نمایش متمم دوی اعداد می شود. اندازه گیری توان در مدار گره متغیر کاهش 8% توان را در این حالت نشان می دهد. بعلاوه، ترکیب گراف متناظر کد ldpc و عملکرد زمانی کدگشا این امکان را فراهم می کند که تکنولوژی mtcmos به صورت مستقل از معماری قابل پیاده سازی بر روی کدگشا باشد. این روش به ویژه بر مبنای عملکرد زمانی کدگشای پیاده سازی شده و معماری گره آزمون قابل اعمال است.. استفاده از پالس ساعت غیر همزمان با فرکانس تکرار الگوریتم موجب تسریع انتقال داده کانال به کدگشا از طریق ثبات های خط لوله ای ورودی شده است و باعث کاهش تعداد تکرار لازم در کدگشایی و در نتیجه کاهش مصرف توان می گردد. کدگشای طراحی شده با طول کد 1024 و نرخ 5/0 و با استفاده از تکنولوژی nm 65 سنتز شده است و مصرف توان آن در فرکانس mhz 50 و توان عملیاتی gbps 1 برابر با mw 550 و در فرکانس mhz 250 و توان عمللیاتی gbps 4 برابر با mw 1047 اندازه گیری شده است.