نام پژوهشگر: محسن نساجی زواره

تسریع برآورد قابلیت اطمینان سیستم های کامپیوتری با استفاده از پردازنده های گرافیکی و fpga
پایان نامه وزارت علوم، تحقیقات و فناوری - دانشگاه رازی - دانشکده فنی و مهندسی 1390
  محسن نساجی زواره   امیر رجب زاده

با گذر زمان مسائلی که نیاز به پردازش دارند با روندی در حال رشد، بزرگ تر و پیچیده تر (از لحاظ محاسباتی) می شوند و در نتیجه با استفاده از توان پردازشی در دسترس، زمان مورد نیاز جهت پردازش آن ها بسیار طولانی خواهد شد. شبیه سازها و یا مسائلی که نیاز به شبیه سازی دارند از این دست مسائل هستند. با توجه به این رشد پیچیده گی مسائل، تقاضا برای افزایش توان پردازشی، بیشتر و بیشتر می شود. براورد قابلیت اطمینان سیستم های الکترونیکی و کامپیوتری نمونه ای از مسائلی است که امروزه به دلیل گسترش استفاده از این سیستم ها بسیار مورد توجه قرار گرفته است. استفاده از پردازنده کمکی یکی از بهترین روش های موجود جهت افزایش توان پردازشی است زیرا هزینه استفاده از آن زیاد نیست، توان پردازشی مناسبی ایجاد می کند و استفاده از آن امری نسبتا ساده است. اخیرا پردازنده های گرافیکی (graphic processor unit) ، به عنوان پردازنده های کمکی، در بسیاری از پردازش های حجیم که از نظر داده موازی هستند، استفاده می شوند. یکی دیگر از روش های افزایش توان پردازشی، استفاده از fpga (field programmable gate array) است. در این پایان نامه با استفاده از پردازنده گرافیکی و fpga به پیاده سازی و تسریع دو الگوریتم شناخته شده ی براورد قابلیت اطمینان (مدل مارکف و درخت خطا) پرداخته شده است. برای پیاده سازی این دو الگوریتم از روش شبیه سازی مونت کارلو استفاده شده است. برای پیاده سازی درخت خطا از مدل درخت زمان از کار افتادگی استفاده شده است. برای پیاده سازی مدل مارکف، مدل جدیدی با عنوان sptf ارائه شده است که از سرعت و دقت مناسبی برخوردار است. نتایج نشان می هد در پیاده سازی مدل مارکف با استفاده از پردازنده گرافیکی و fpga به ترتیب به تسریع 350 و 100 برابری نسبت به پیاده سازی نرم افزاری دست یافته ایم. همچنین در پیاده سازی درخت خطا با استفاده از این دو روش، تسریع 160 برابری برای پردازنده گرافیکی و تسریع 7 برابری برای fpga نشان دهنده ی برتری استفاده از این دو روش نسبت به پیاده سازی نرم افزاری است.