هدف از این پژوهش بررسی فیلترهای stap و استفاده از ابزارهای طراحی و شبیه سازی پیشرفته مانند dsp builder و modelsim برای طراحی و پیاده سازی بر روی fpga های پر سرعت و پر تراکم امروزی است. بیش ترین بخش محاسباتی فیلتر stap را تجزیه qr تشکیل می دهد. از این رو تأکید بر نوعی طراحی پارامتری از تجزیه qr بوده است که تا حد امکان سخت افزار را درتراشه fpga موردنظر کاهش دهد ضمن اینکه بتواند محاسبات بیش تری را با صرف توان کم تر برآورده سازد. علاوه براین بخش های دیگر سیستم مانند جایگزینی پیش رو/ پس رو و هم چنین واحد تولید بردارهای هادی نیز مورد بررسی واقع شده اند. در این پایان نامه واحد تولید بردارهای هادی بر روی یک تراشه stratix iv پیاده سازی شده است.