موضوع این پایان نامه طراحی یک تقویت کننده با بهره 8 (با دقت بهره حداقل 10 بیت) و سرعت settling 2 نانوثانیه (با حداقل 9 بیت دقت) با آفست حذف شده به ازای خازن بار تک سر 0.5 پیکو فاراد می‏باشد. مدار طراحی از سه قسمت برای دست یابی به بهره دقیق استفاده می‏کند. 1- مدار تنظیم بهره برای نگه داشتن مقدار بهره مدار حول مقدار 8 در گوشه های مختلف پروسه. 2- مدار بایاس حساس به تغییرات مقاومت جهت جبران اثر تغییرات مقاومت بر روی بهره مدار. 3- مدار حذف‏کننده اعوجاج جهت دستیابی به خطی بودن (دقت) بالا. از آنجایی که خطاهای موجود در فرآیند ساخت منجر به ایجاد آفست در مدارها می‏شود به همین خاطر مدارهایی نیز برای حذف آفست بلوک های مختلف تقویت‏کننده درنظر گرفته شده است تا عملکرد درست مدار را هنگام وجود آفست نیز تضمین کنند. مدار در تکنولوژی180 نانومتر cmos با 1 پلی و 6 لایه فلز طراحی و شبیه سازی شده است. زمان نشست مدار برای بار 0.5 پیکو فاراد در هر خروجی، برابر 2 نانوثانیه و توان مصرفی آن نیز برابر با 64 میلی وات می‏باشد. سویینگ خروجی مدار نیز برابر با 0.8 ولت پیک تا پیک می‏باشد.