امروزه با کاهش ابعاد تراشه¬ها به مقادیر نانو متری، حساسیت مدار¬های دیجیتال نسبت به اشکال¬های تک رخداد گذرا افزایش پیدا کرده است. این رخداد¬ها چالشی جدی برای قابلیت اطمینان سیستم به شمار می¬روند. بنابراین طراحی سامانه¬های تحمل پذیر در برابر خطای نرم از اهمیت روز افزونی برخوردار است. هدف این پایان¬نامه بررسی و جبران خطای نرم در مدار¬های دیجیتال ( شامل مدارات منطقی (ترکیبی و ترتیبی) و عناصر حافظه) می¬باشد. در این پایان¬نامه برای مقاوم¬سازی مدار¬های ترکیبی از رویکرد مبتنی بر سایز¬بندی گیت¬های حساس¬تر استفاده می¬شود. برای شناسایی گیت¬های حساس¬تراز ابزار atpg استفاده شده است و سایز¬بندی بهینه توسط مدل تحلیلی مطرح شده در پایان نامه انجام می¬شود. برای تعمیم روش پیشنهادی به مدار¬های ترکیبی متشکل از حجم بالایی از گیت¬های منطقی الگوریتمی بهینه از نظر هزینه ارئه شده است. در این پایان¬نامه همچنین دو سلول حافظه(sram) 14 ترانزیستوری و 9 ترانزیستوری پیشنهاد شده است. نتایج شبیه¬سازی نشان می¬دهد که سلول¬های پیشنهادی پارامتر-های توان مصرفی، پایداری( استاتیک و داینامیک) و تحمل¬پذیری در برابر خطای نرم را به مقدار قابل توجهی بهبود داده¬اند.