نام پژوهشگر: پرند امیری

پیاده سازی سخت افزاری یک مدل از شبکه سیناپس سه جزئی بر روی برد fpga
پایان نامه وزارت علوم، تحقیقات و فناوری - دانشگاه رازی - دانشکده فنی و مهندسی 1393
  پرند امیری   محمود امیری

سیستم عصبی مرکزی از دو نوع سلول تشکیل شده است : سلول های عصبی یا نورون ها و سلول های گلیال. نورون ها دارای غشای تحریک پذیرند و می توانند پتانسیل عمل تولید کنند در نتیجه به طور مستقیم در انتقال پیام عصبی نقش دارند. سلول های گلیال بیش از نیمی از سیستم عصبی ما را به خود اختصاص داده اند. علیرغم تعداد زیاد این سلول ها و ارتباط نزدیکشان با نورون ها در ابتدا تصور بر آن بود که سلول های گلیال عناصر غیر فعالی هستند اما در دهه های اخیر با به کار بردن روش های نوین تصویر برداری نقش های دینامیکی این سلول ها اشکار گردید.آستروسیت ها دسته ی مهمی از سلول های گلیال هستند.شبکه سیناپس سه جزئی که نمونه ای از کوچکنرین شبکه ی بیولوژیکی است شامل یک نورون پیش سیناپسی، یک نورون پس سیناپسی که به هم کوپل شده و یک استروسیت است که با نورون ها در ارتباط بوده که می تواند مدلی برای فهم چگونگی تعامل استروسیت بر روی جمعیت های نورونی باشد.در این پایان نامه شبکه سیناپس سه جزئی شبیه سازی و برای اولین بار به صورت سخت افزاری پیاده سازی شد که می تواند در زمینه های مختلف تحقیقات پزشکی، در درمان بیماری ها و ... سودمند واقع شود. از دست آوردهای این پایان نامه علاوه بر سخت افزار این شبکه بیولوزیکی ، بررسی رفتار آستروسیت بر روی نورون های کوپله می باشدکه بر خلاف نتایج تحقیقات گذشته که بیان می کردند که آستروسیت ها باعث ناهمزمانی نورون های کوپله می شوند به این نتیجه رسیدیم که آستروسیت ها همزمانی کامل بین نورون های کوپله را بر هم می زنند، به طوریکه در بازه های زمانی مختلف نورون ها را همزمان و ناهمزمان می کند. در این پایان نامه از مدل ایژیکویچ برای نورون و مدل اصلاح شده پستنوف توسط منتصری برای آستروسیت استفاده شده است.ابتدا شبیه سازی شبکه سیناپس سه جزئی با گسسته سازی معادلات دیفرانسیل آن در نرم افزار متلب انجام شده، سپس در مرحله ی دوم شبیه سازی سخت افزار شبکه در نرم افزار مدلسیم به زبان توصیف سخت افزار verilog انجام شده است. سپس نتایج شبیه سازی های متلب با نتایج شبیه سازی در مدلسیم مفایسه شده است.پس از اطمینان از صحت و دقت در نتایج کد verilog بوسیله ی نرم افزار سنتز ise8.1 سنتز و در نهایت بر روی برد fpga مدل virtex-ii پیاده شد.