نام پژوهشگر: زهرا عارف

ارائه یک ماژول زمان بند در سوئیچ مرجع netfpga
پایان نامه وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی اصفهان - دانشکده برق و کامپیوتر 1393
  زهرا عارف   حسین سعیدی

شبکه های تعریف شده با نرم افزار الگویی نوظهور در تاریخ شبکه اند که نسبت به شبکه های سنتی، از انعطاف پذیری بالاتری برخوردارند. netfpga به عنوان ابزاری برای پیاده سازی این نوع شبکه ها، یک پلت فرم باز است که امکان پیاده سازی شبکه های سرعت بالا را به محققین می دهد. پلت فرم netfpga دارای 4 پورت است و می تواند به عنوان یک سوئیچ پیکربندی شود. در یک بازه زمانی، ممکن است بیش از یک بسته متقاضی برای یک پورت خروجی معین، یا چند بسته برای چند پورت خروجی سوئیچ وجود داشته باشد. بنابراین وجود معیارهایی برای زمان بندی ارسال بسته ها ضروری خواهد بود. یک زمان بند، در صورت آزاد بودن پورت مفروض با به کارگیری این معیارها یکی از بسته ها را انتخاب و به خروجی مورد نظر ارسال می نماید. یکی از وظایف اصلی الگوریتم زمان بندی، کمینه کردن تأخیر بسته ها می باشد. عملکرد سوئیچ بستگی به سیاست های زمان بندی و الگوی ترافیک ورودی به سوئیچ دارد. بسیاری از برنامه های کاربردی از کلاس های متعدد ترافیک با سطوح اولویت متفاوت استفاده می کنند. یک الگوریتم مبتنی بر اولویت به ضروری ترین درخواست در هر بازه زمانی، بیشترین اولویت را می دهد. در این پایان نامه الگوریتم زمان بندی نوبت-گردشی (rr) موجود بر روی پورت های خروجی سوئیچ مرجع netfpga به الگوریتمی مبتنی بر اولویت تغییر داده شده است. بدین ترتیب ضمن اولویت بندی بسته های زمان واقعی نسبت به بسته های غیرزمان واقعی با استفاده از دو مدل حافظه ایستا و حافظه لیست پیوندی، شاهد کاهش تأخیر بسته های زمان واقعی نسبت به بسته های غیرزمان واقعی، بدون پیامد دورریز بسته ها بودیم. در طرح حافظه لیست پیوندی استفاده مناسب تری از فضای حافظه به هنگام افزایش اولویت ها صورت گرفته است. طرح موردنظر پس از شبیه سازی، بر روی پلت فرم netfpga پیاده سازی شد و به صورت عملی مورد آزمایش قرار گرفت.