نام پژوهشگر: شاهین حدادی نژاد

طراحی مدار track & hold با خطینگی 12bit و سرعت نمونه برداری 250msample/s در تکنولوژی cmos 0.35µm
پایان نامه وزارت علوم، تحقیقات و فناوری - دانشگاه تبریز 1390
  شاهین حدادی نژاد   جعفر صبحی

در سیستم های با ولتاژ کم، نمونه گیری به دلیل تضاد بین رنج دینامیک، خطی بودن، سرعت و مصرف توان مشکل می شود. بنابراین بحث دستیابی به توان، سرعت و دقت مطلوب و نیز کاهش خطای آفست و خطای بهره برای این تقویت کننده ها در این پروژه مورد بررسی قرار گرفته است. مدارهای t/h سریع تر در ساختار حلقه باز عمل می کنند، ولی مشکل اساسی ، عدم دقت مطلوب آنهاست. مدارهای t/h با ساختار حلقه بسته می توانند خطینگی بالا را فراهم آورند ولی نیاز به بلوک مداری با بهره بالا مانند اپ امپ سرعت مدار را محدود می کند. در میان همه ی عوامل موثر، عملکرد مدار تعقیب کننده و نگه دار cmos با دقت بالا به تزریق بار و اثر مستقیم کلاک وابسته است. راه حل های متعددی برای غلبه بر این مشکل پیشنهاد شده است. این تکنیک ها شامل حذف آفست با اضافه کردن یک شبکه جبران سازی، مدار نمونه گیر و نگه دار بر پایه اپ امپ سوئیچ شده ، استفاده از ساختار حلقه بسته، ساختار تفاضلی ، حذف بار با استفاده از ترانزیستور mos مجازی (dummy) و استفاده از خازن نگه داری میلری می باشد. از سوی دیگر، سوئیچ های آنالوگ بوت استرپ به طور وسیعی برای عملکرد ریل-ریل سوئیچ در مدارات با ولتاژ کم استفاده می شوند. این مدارات یک تزریق بار ثابت را در رنج کامل ولتاژ تغذیه در ازای اثر مستقیم کلاک وابسته به ورودی نشان می دهند. از آنجایی که بافرهای با فیدبک به طور واضح از پهنای باند محدود ناشی از جبران سازی تقویت کننده رنج می برند، در این کار تنها بافرهای حلقه باز در نظر گرفته شده است. تکنولوژی cmos عموماً فاقد یک بافر حلقه باز ساده مانند امیتر-فالوور در تکنولوژی دوقطبی می باشد. بافر سورس-فالوور ساده از مدولاسیون طول کانال ترانزیستور درایور به عنوان منبع اصلی اعوجاج هارمونیکی رنج می برد. بنابراین یک بافر ساده که خطی بودن بهبودیافته تری را نشان دهد، پیشنهاد شده است