توان درایو های ac را می توان با به کارگیری بیش از سه فاز در استاتور افزایش داد. یکی از انواع رایج درایو- های مولتی فازه، ماشین شش فازه تغذیه شده با اینورتر منبع ولتاژ می باشد. مشکل اصلی چنین سیستمی تولید هارمونیک های اضافی است. این هارمونیک ها در استاتور جریان پیدا می کنند و باعث ایجاد تلفات در ماشین می شوند. در این پژوهش روش های مدولاسیون برای اینورتر شش فازه بررسی شده اند. در روش های مدولاسیون 12بخش و 24 بخش بر اساس تکنیک vsd، با انتخاب الگوی کلید زنی مناسب می توان میزان هارمونیک- های ناخواسته را کاهش داد. شبیه سازی کامپیوتری روش های مذکور در محیط matlab انجام شده است. برای ارزیابی و مقایسه کارایی روش های مدولاسیون از معیارهای wthd، میزان هارمونیک های جریان و میزان ضربان های گشتاور استفاده شده است. نتایج شبیه سازی کامپیوتری نشان می دهد روش های مدولاسیون 24 بخش در مقایسه با روش های مدولاسیون 12 بخش هارمونیک های کمتری تولید می کنند. از طرف دیگر اجرای روش های فوق مستلزم انجام محاسبات زمان بر است. با روش استفاده شده در این پایان نامه میزان محاسبات به طور قابل ملاحظه ای کاهش می یابد. علاوه بر روش های فوق، در ماشین شش فازه با دو نقطه خنثای مجزا، امکان استفاده از روش های مدولاسیون سه فاز برای کنترل هر یک از دو مجموعه سه فاز وجود دارد. مزیت اصلی این روش نسبت به دو روش اول، حجم کم محاسبات برای پیاده سازی آن می باشد. شبیه سازی کامپیوتری نشان می دهد که در این روش درمقایسه با دو روش اول میزان هارمونیک های جریان بیشتر است. در نهایت برای پیاده سازی روش سوم، اینورتر شش فازه ساخته شده است. برای انجام محاسبات لازم جهت پیاده سازی این روش و همچنین تولید سیگنال های مورد نیاز کلید های قدرت، از کنترل کننده tms320f2812 استفاده شده است.

در این پایان نامه طراحی و شبیه سازی یک مدولاتور سیگما دلتای میان گذر مختلط پیوسته در زمان برای کاربرد در سیستم های چند حالته(multi mode) انجام می شود. دو راهکار برای رسیدن به این هدف ارائه می شود. نخست یک ساختار مبتنی بر استفاده از فیلتر مختلط opamp-rc ارائه می شود و مسائل مربوط به پیاده سازی آن مورد بررسی قرار می گیرد. سپس ساختار جدید طراحی مبتنی بر استفاده از فیلتر مختلط ota-c با تابع تبدیل رسانایی ارائه می شود. مهم ترین ویژگی این ساختار، کاربرد کم توان آن و قابل تعمیم بودن آن برای فرکانس های نمونه گیری بالاتر درتکنولوژی cmos می باشد. این مدولاتور برای استفاده در فرستنده های فرکانس میانی سیستم های ناوبری gps/galileo طراحی شده است که چند حالته بودن این مدولاتور از دیگر مزایای آن می باشد. این مدولاتور دارای پهنای باند 2/4(gps/galileo) مگا هرتز در فرکانس نمونه گیری 120 مگا هرتز و دقت 9 بیت است .در شبیه سازی این مدولاتور از تکنولوژی µm cmos 0.18 استفاده شده است، تغذیه آن1.5 ± ولت است و توان مصرفی آن 4.1 میلی وات می باشد. همچنین سادگی در پیاده سازی را می توان از مزایای هر دو ساختار پیشنهادی دانست.

در سلول های خورشیدی آمورف لایه نازک با ساختار p-i-n یک لایه ذاتی ضخیم می تواند نور بیشتری برای تولید الکترون و حفره جذب کند. با این حال یک لایه ضخیم ذاتی میدان الکتریکی رانشی را برای انتقال حامل ها تضعیف می کند. از سوی دیگر یک لایه نازک نمی تواند نور کافی جذب کند. ضخامت لایه ذاتی یک پارامتر کلیدی است که می تواند عملکرد سلول های خورشیدی لایه نازک را محدود کند. تزریق اتم های ge به شبکه si در سلول های خورشیدی بیس سیلیکنی یک رویکرد موثر در بهبود پارامترهای آن است. بویژه چگالی جریان سلول بدون کاهش ولتاژ مدار باز آن، بدلیل مدولاسیون گاف انرژی مواد و تشکیل ساختار فراپیوندی افزایش می یابد. این تحقیق روشی جدید برای ارزیابی عددی و بهینه سازی یک سلول خورشیدی لایه نازک با ساختار دو پیوندی سیلیکن آمورف ( a-sige:h/a-si:h ) را ارائه می کند و تمرکز آن بر روی بهینه سازی سلول خورشیدی تک پیوندی a-sige:h بر اساس بهینه سازی میزان ge موجود در لایه ذاتی، ضخامت لایه ذاتی و لایه p و میزان ناخالصی p در سلول خورشیدی لایه نازک تک پیوندی ( p-a-si:h/i-a-sige:h/n-a-si:h ) خواهد بود. شبیه سازی نشان می دهد برای میزان مناسب ژرمانیوم، راندمان سلول خورشیدی در حدود 6.5? نسبت به سلول های خورشیدی معمول بهبود می یابد. در این کار اثر لایه ذاتی و لایهn ، مانند ضخامت و میزان چگالی ناخالصی بر روی مشخصه های الکتریکی و نوری سلول های خورشیدی فراساختار لایه نازک a-si:h/a-sige:h مانند نرخ تولید، بازترکیب و میدان الکتریکی درون سلول مورد بررسی قرار گرفته است. بر اساس نتایج، ساختار بهینه شده برای سلول های خورشیدی تک پیوندی و دو پیوندی بدست آمد. بعد از بهینه سازی لایه های i و p یک سلول خورشیدی دو پیوندی با jsc=265a/m2 ، voc=1.13v، ff=0.795 و راندمان 23.5? در دمای 300 درجه کلوین بدست آمد.

در این پایان نامه یک حلقه قفل شده فاز دیجیتال بر اساس کنترل کننده فضای حالت تحلیل و طراحی می شود. پیشرفت هایاخیردرتکنولوژیمدارمجتمع(ic)فرکانس بالابهسمتطراحیمدار هایدیجیتالاست. حلقه قفل شده فاز دیجیتال نسبت به حالت آنالوگ آن مزیت های بسیاری دارد؛ مساحت کم، طراحی ولتاژ پایین، مقیاس پذیری ،توان مصرفی پایین، طراحی دوباره آسان با تغییر فرایند و کوچک شدن تنها بخشی از مزیت های pll دیجیتال می باشد. همچنین حلقه قفل شده فاز کاملا دیجیتال(adpll) به راحتیبه سیستم ها بلوتوث (bt)و gsm قابل اعمال است.با به کارگیرینوسان ساز کنترل شونده با کلمه دیجیتالی (dco) و مبدل زمان به دیجیتال (tdc) فیلتر حلقه کاملا دیجیتالی خواهد شد. به جای طراحی فیلتر حلقه بر اساس دیجیتال سازی پاسخ فیلتر زمان-پیوسته پیوسته کما اینکه معمولا انجام می شود، سیستم کنترل پیچیده تری به جای فیلتر حلقه می توان به کار گرفت. در این پایان نامه، یکفیلتر فیدبک حلقه در حوزه زمان با دید نسبت بهdco و tdc به عنوان دستگاه (plant) در مدل فضای حالت ارایه می شود. در این روش، بر خلاف حالت فیلتر متداول که بر اساس طراحی بهینه pid می باشد، هدف حداقل کردن تابع بهینه درجه دوم با توجه به سیگنال کنترل و حالت های سیستم می باشد. با استفاده از مشاهده گر فیلتر کالمن و بر اساس طراحی کنترل "پیش-گوی مبتنی بر مدل" دستگاه، شیوه پیشنهاد شده سیگنال کنترلی بهینه ای برای نویز اضافه شده و تاخیر انتقالی در مسیر دیجیتالی، تولید خواهد کرد. فیلتر حلقه مشاهده گر -کنترلی در مقایسه با dpll متداول ما را قادر می سازد به پاسخ گذرای سریع و کاهش چشم گیر لرزش نویز فاز خروجی دست پیدا کنیم. علاوه بر این، شیوه پیشنهاد شده این امکان را می دهد که دیگر منابع نویز مانند "جابجایی نوسان ساز" و نویز سوسوزن را که مساله مشترک در بیشتر فرستنده-گیرنده های دیجیتال مدرن می باشد مدل کنیم. با به کار گیری فیلتر حلقه مشاهده گر -کنترلی بدون کاهش عملکرد فاز نویز خروجی، اثراتجابجایی نوسان ساز و نویز سوسوزن را در خروجیبه طور کامل حذف کنیم. در پایانتمام ادعاهای گفته شده را بهوسیله نرم افزار matlabهم بهصورت سیمولینک و هم بهصورت کد نویسی در پایان هر فصل نشان داده خواهد شد.

مبدل های آنالوگ به دیجیتال تایم اینترلیو روش پر کاربردی برای پاسخگویی به نیاز نرخ نمونه برداری بالا همراه با دقت بالا می باشد. در این روش از ترکیب موازی چند مبدل adc، یک adc واحد با سرعت بالاتر بدست می آید. در عمل به علت عدم تطبیق بین کانال های موازی، دقت و راندمان این نوع مبدل ها کاهش می یابد. عمده ترین عدم تطبیق ها، عدم تطبیق آفست، عدم تطبیق بهره و خطای زمان نمونه برداری می باشد. یکی از روش های موثر برای غلبه بر این مشکل و بهبود راندمان مبدل تایم اینترلیو، استفاده از کالیبراسیون دیجیتال در مد پس زمینه است. هدف از این پژوهش دست یابی به یک الگوریتم کالیبراسیون مناسب برای جبران سازی خطاهای ناشی از عدم تطبیق در مبدل-های تایم اینترلیو با بیش از دو کانال موازی می باشد. برای اثبات درستی الگوریتم پیشنهادی، یک مبدل تایم اینترلیو با 4 کانال موازی طراحی و در نرم افزار متلب شبیه سازی شد. در هر کانال از یک مبدل پایپ لاین ایده آل 14 بیتی استفاده شده است که فرکانس کاری آن یک چهارم فرکانس کل می باشد. مبدل تایم اینترلیو ارائه شده، از یک سیگنال ورودی سینوسی با فرکانس mhz 5/1 با نرخ نمونه برداری ms/s100 نمونه برداری می کند. خطاهای عدم تطبیق بین کانال ها با بکارگیری کالیبراسیون دیجیتال در مد پس زمینه حذف می شوند. نتایج شبیه سازی نشان می دهد که با ورودیmhz 5/1مقدار sndr خروجی از db 9/34 به db 55/78 افزایش می یابد. هم چنین مقدار sfdr خروجی از db69/37 به db6/106 بهبود پیدا می کند.

ترکیب کننده فرکانسی حلقه ی قفل فاز (pll) یکی از بخش های مهم در سیستم های فرستنده/ گیرنده ی بیسیم است. این المان به عنوان یک اسیلاتور محلی(lo) برای انتقال فرکانسی و انتخاب کننده ی کانال در فرستنده/ گیرنده ها استفاده می شود. این ترکیب کننده ها معمولأ دارای نویز فاز همراه با شاخک می باشند. این پایان نامه شامل طراحی کاملأ مجتمع از یک ترکیب کننده فرکانسی کسری در سطح سیستمی و مداری است. هدف این پایان نامه، طراحی المان های pll، برای داشتن نویز فاز پایین، توان مصرفی کم و طیف خروجی خالص است. با استفاده از یک مدولاتور سیگما-دلتا مرتبه بالا، حلقه ی قفل فاز کسری دارای رزولوشن فرکانسی خوب و زمان قفل سریع است. براساس تحلیل مدل های سیگما-دلتا، یک مدولاتور سیگما-دلتا دیجیتال mash1-1-1 مرتبه سوم طراحی شده است. مدولاتور سیگما-دلتا mash دیجیتال برای جلوگیری از تولید شاخک در طیف خروجی ترکیب کننده های فرکانسی استفاده می شود، برای کاهش شاخک ها روشی استفاده شده تا نشان دهد که یک معماری mash، m بیتی لرزش داده شده به وسیله ی یک شیفت رجیستر خطی فیدبک دار ساده (lfsr)، می تواند موثرتر از تپولوژی های پیچیده باشد، البته اگردر مسیری اضافه شود که متناوب بودن خروجی را از بین ببرد. علاوه براین، برای صرفه جویی در مساحت و توان مصرفی، از روش های پایپ لاین کردن و tspc استفاده شده است. همچنین، دو روش برای عملکرد بهتر آشکارساز فاز و فرکانس ارائه شده و برای رفع ناهمسانی ناشی از غیرخطی بودن pfd/cp یک آشکار ساز فاز وفرکانس در سطح مداری و با استفاده از ترانزیستورهای cmos پیشنهاد داده شده است تا شاخک مرجع را در خروجی ترکیب کننده کاهش دهد. از مزایای مدولاتور سیگما-دلتا برای داشتن رزولوشن فرکانسی خوب و پهنای باند حلقه ی نسبتأ بزرگ استفاده شده است. این ترکیب کننده ی فرکانسی یک cpll مرتبه 4 با فرکانس مرجع 26mhz است. پهنای باند حلقه در حدود 150khz است نویز فاز در آفست فرکانسی 1mhz در حدود 115dbc/hz -است.

استفاده از کوانتایزرهای چند بیتی در مدولاتورهای سیگما دلتا آنالوگ به دیجیتال سبب افزایش snr، بهبود پایداری و کاهش توان مصرفی می شود. اما استفاده از کوانتایزرهای چند بیتی سبب غیر خطی بودن dac چند بیتی می شود. در دهه های اخیر استفاده از روش تطبیق اجزای پویا دینامیکی(dem) برای کاهش خطا غیر خطی بودن dac چند بیتی پیشنهاد شده است. در این پایان نامه از میان روش های تطبیق اجزای پویا از روش میانگین گیری داده وزن داده شده (dwa) به سبب پیچیدگی کمتر سخت افزاری و کارایی بالای آن در حذف خطا غیر خطی بودن dac چند بیتی در مدولاتور سیگما دلتا استفاده می شود. اما هر بیت اضافه شده به کوانتایزر سبب افزایش نمایی در توان مصرفی، سطح تراشه و پیچیدگی مدار تطبیق اجزای پویا می شود. روش بخش بندی مسیر فیدبک به سیگنال های درشت گام و ریز گام برای غلبه بر این مشکلات پیشنهاد می شود. در این روش از دو مدار dwa با تعداد بیت کمتر استفاده می شود در نتیجه اندازه، پیچیدگی و توان مصرفی مدار dwa به شدت نسبت به مدولاتور سیگما دلتا با تک مسیر فیدبک کاهش می یابد. اما این روش یک نویز اضافی به سیستم اعمال می کند برای غلبه بر این مشکل دو راهکار پیشنهاد می شود. راهکار نخست روش کالیبراسیون است که این ناهمسانی بین دو بخش dac را حذف می کند و راهکار دوم شکل دهی فرکانسی با استفاده از روش کوانتیزاسیون مجدد است.

در این پایان نامه، طرح جدیدی از ادوات فکتس که دارای ویژگی ارتباط دو طرفه با دیگر اجزا می باشد، معرفی می شود و تاثیر این کنترل کننده بر پایداری شبکه مورد بررسی قرار می گیرد. با توجه به اینکه در شبکه هوشمند، دسترسی به اطلاعات شبکه در هر لحظه از زمان از طریق خطوط دیتا در هر نقطه از شبکه امکان پذیر است، کنترل کننده جدیدی برای ادوات فکتس طراحی شده است که در سیگنال ورودی ادوات فکتس علاوه بر مشخصات هر شین از اطلات شین های دیگر نیز به عنوان سیگنال ورودی استفاده نماید و تاثیر آن را بر بهبود پایداری سیستم قدرت مورد بررسی قرار می دهد. این بررسی شامل آنالیز مقادیر ویژه سیستم قدرت و نیز میرایی مدهای سیستم می باشد. سیستم قدرت مورد مطالعه یک سیستم 9 شینه 3 ماشینه ieee می باشد. مساله طراحی کنترل کننده های ادوات facts به عنوان مساله بهینه در نظر گرفته شده است و الگوریتم ژنتیک بکار گرفته شده-است تا پارامتر های کنترل کننده را تنظیم کند. سیستم مورد مطالعه توسط نرم افزار matlab شبیه سازی شده و نتایج شبیه سازی الگوریتم پیشنهادی را تایید می کند.

سلول خورشیدی باند میانی برای افزایش بازده تبدیل انرژی سلول خورشیدی تک پیوندی ارائه شد. سلول خورشیدی باند میانی با قرار دادن نیمه هادی باند میانی بین دو امیتر p و n ساخته می شود. نیمه هادی باند میانی دارای یک باند الکترونی در گاف انرژی است که این باند با قرار دادن خال های کوانتومی (inas) به عنوان ماده ی مهمان در ماده ی میزبان (gaas)، شکل می گیرد. این باند سبب می شود فوتون های با طول موج بالا که از سلول معمولی تک پیوندی عبور می کردند جذب شوند. گسترش طیف جذب فوتون موجب افزایش تولید چگالی حامل های نوری و در نتیجه افزایش چگالی جریان نور می-شود. در این تحقیق سلول های خورشیدی باند میانی در دو حالت بدون تزریق و با تزریق لایه ی باند میانی(بیس) و سلول خورشیدی pin تک پیوندی تجزیه، تحلیل و شبیه سازی شدند. برای شبیه سازی از مدل دریفت-دیفیوژن یک بُعدی (1-d) استفاده شده است. معادلات دریفت- دیفیوژن با روش عددی نیوتن به کمک نرم افزار matlab با در نظر گرفتن پارامترهای متفاوت با کارهای قبلی به عنوان مجهول، حل شدند. بررسی دقیق و انتخاب مناسب پارامترهای سلول نشان داد که برای هر دو حالت سلول باند میانی بدون تزریق و با تزریق بیس، بازده از سلول pin بیشتر بدست می آید. نتایج شبیه-سازی سلول باند میانی بدون تزریق و با تزریق لایه ی بیس بررسی و با یکدیگر مقایسه شدند و بهینه سازی بازده سلول به کمک تزریق لایه ی بیس مورد تایید قرار گرفته است.

یکی از اصلی ترین اجزای سیستم های مخابراتی بی سیم، ترکیب کننده فرکانس، می باشد. مقسم فرکانس نیز یکی از مهم ترین اجزای ترکیب کننده های فرکانس به حساب می آید. مقسم های چند شماری غالبا در طراحی ترکیب کننده های فرکانسی کسری مورد استفاده قرار می گیرند. با توجه به اینکه در ترکیب کننده های فرکانس، بیشترین توان توسط نوسان ساز متغییر با ولتاژ و مقسم فرکانس تلف می شود، طراحی مقسم های فرکانس کم توان و محدوده کار فرکانسی پهن دارای اهمیت بالایی است. در این پایان نامه طراحی مقسم های چند شماری به روش قفل تزریقی در فن آوری 0.18? cmos مورد بررسی قرار گرفته اند. کاهش مصرف توان و افزایش پهنای باند از اهداف اصلی این پایان نامه بودند. در این پایان نامه دو مقسم دو شماری و یک مقسم سه شماری همه از نوع مقسم تزریقی قفل شده ی حلقوی، با قابلیت کنترل مقدار شمارش به صورت کاملا دیجیتالی ، پیشنهاد شده اند. همچنین روشی برای افزایش پهنای بازه قفل فرکانس مقسم، ارائه گردیده است. شبیه سازی این مدارها بیانگر بهبود بازه قفل فرکانس و نیز کاهش توان مصرفی در مقایسه با مقسم های قفل شده تزریقی گذشته است.

مبدل آنالوگ به دیجیتال سیگما دلتا یکی از مبدل های داده ی پرکاربرد با دقت بالا است. این مبدل با استفاده از فن انتقال نویز کوانتیزاسیون به خارج از محدوده باند فرکانسی، باعث افزایش نسبت سیگنال به نویز و تعداد بیت در خروجی می شود. یک مبدل آنالوگ به دیجیتال سیگما دلتا شامل مدولاتور سیگما دلتا و فیلترهای دیجیتالی می باشد. در این پایان نامه یک روند طراحی مبدل سیگما دلتا ارایه و تابع چگالی نویز این مبدل با در نظر گرفتن اثرات غیر ایده آل بودن فیلترهای دیجیتالی و نویزهای وارد شده در عملیات کاهش نرخ، محاسبه شده و با استفاده از الگوریتم ژنتیک، کمینه شده است. در عملیات بهینه سازی توسط الگوریتم ژنتیک، ضرایب فیلتر حلقه به صورت متغییرهای تابع هزینه در نظر گرفته شده است. در پایان بهینه سازی این ضرایب فیلتر حلقه محاسبه و به بهترین نقطه از نظر چگالی نویز کوانتیزاسیون و بهبود سیگنال به نویز دست یافته شد. کارهای متعددی در این زمینه برای بهینه سازی مبدل آنالوگ به دیجیتال سیگما دلتا به منظور افزایش دقت و نسبت سیگنال به نویز صورت گرفته است ولی در هیچکدام اثرات فیلترهای دیجیتالی، بلوک های کاهنده نرخ خروجی و نویز کوانتیزاسیون مدولاتور به صورت همزمان لحاظ نشده است. در ادامه با استفاده از نتایج الگوریتم ژنتیک، مبدل سیگما دلتای مرتبه 5 در نرم افزار matlab به صورت سیستمی و در نرم افزار cadence به صورت مداری پیاده سازی شده است و نتایج شبیه سازی با کارهای مشابه مقایسه شده است و میزان بهبود در سیگنال به نویز در خروجی نسبت به کار انجام گرفته قبلی بیش از 7/17 دسیبل معادل بیش از 1/3 بیت معادل است. در انتها چینش مدار طراحی شده به منظور ساخت آن، در نرم افزار cadence در ابعاد حدود 68/1 میلیمتر مربع، رسم شده است.

در این پایان نامه دو روش جدید برای واترمارکینگ صوتی در حوزه ی تبدیل بسته ی موجک ارائه می شود. به دلیل مبتنی بودن روش بر مدل سازی روان شنیداری، حضور سیگنال واترمارک به لحاظ ادراکی قابل تشخیص نیست. همچنین به منظور افزایش مقاومت در برابر حملات، روشی برای جاسازی واترمارک، ارائه خواهد شد که سیگنال واترمارک را در بخش عمده ای از ضرائب حوزه ی تبدیل جاسازی می کند. استفاده از تبدیل بسته ی موجک علاوه بر کاهش بار محاسباتی الگوریتم، هماهنگی بیش تری با مدل روان شنیداری نسبت به تبدیل موجک معمولی، در استخراج آستانه های مجاز برای جاسازی واترمارک خواهد داشت. در پایان نتایج شبیه سازی، دلالت بر عدم ایجاد اعوجاج ادراکی قابل توجه، در سیگنال میزبان در اثر تزریق واترمارک و همچنین مقاومت در برابر حملاتی از قبیل افزودن نویز سفید گوسی، فشرده سازی، فیلترکردن پایین گذر، بازنمونه برداری، افزودن پژواک، کوانتیزه شدن مجدد و فشرده سازی mp3 دارد. به گونه ای که روش اول در مقایسه با 24 روش قبلی، با نسبت سیگنال به نویز واترمارک بالای 50 دسی بل جایگاه اول از نقطه نظر شفافیت صوتی و روش دوم با حدود نسبت سیگنال به نویز واترمارک بالای 30 دسی بل جایگاه اول از نقطه نظر مقاومت، و جایگاه چهارم از نظر بار مفید واترمارکینگ را داراست.

مبدل های آنالوگ به دیجیتال تقریبات متوالی به دلیل برقراری مصالحه خوب میان سرعت و دقت و همچنین پیچیدگی پایین مدارات آنالوگ نسبت به دیگر مبدل ها، در کاربردهایی با توان مصرفی پایین و دقت و سرعت متوسط بسیار مورد توجه هستند. عدم تطبیق خازن در این مبدل عامل محدود کننده دقت و میزان تفکیک پذیری مبدل است. بدون به کار بردن کالیبراسیون دقت این مبدل ها پایین است. در این پژوهش روش به کار برده شده امکان کالیبراسیون پس زمینه کاملاً دیجیتالی را فراهم می کند و خطای غیر خطی ناشی از عدم تطبیق خاز ن های مبدل را با تصحیح وزن های مربوطه رفع می کند. همچنین از پایه زیر دو در ساختار dac به کار برده شده در مبدل استفاده شده است. این امر علاوه بر بهبود dnlوinl ، امکان اصلاح خطای کد گم شده را فراهم می کند. در روش های قبلی با تزریق سیگنال انحراف در حوزه ی آنالوگ و افزودن خازن اضافی به ساختار مبدل، یا با انجام محاسبات پیچیده ریاضی و یا استفاده از دو مبدل مستقل خطا اصلاح شده است. در روش پیشنهادی با استفاده از خود مبدل و با افزودن وزن و به اصلاح خطای ناشی از عدم تطبیق خازن ها در حوزه ی دیجیتال می پردازد که حوزه ی دیجیتال به دلیل آن که تلرانس کمتری دارد مورد استفاده قرار می گیرد. این روش در یک مبدل تقریبات متوالی10 بیتی با پایه 87/1 با استفاده از نرم افزار matlab پیاده سازی شده است. نتایج شبیه سازی بیانگر بهبود قابل ملاحظه ای در پارامترهای استاتیک و دینامیک مبدل آنالوگ به دیجیتال مورد استفاده پس از کالیبراسیون است. پس از کالیبراسیون مقدار dnl از محدوده ی lsb [12+,1-] به lsb [1/0+,1/0-] و مقدار inl ازlsb [2/14+,2/14-] به lsb [23/0+,34/0-] کاهش می یابد.

از مبدل های آنالوگ به دیجیتال پایپ لاین در سیستم های ارتباطی به طور گسترده استفاده می شود. دقت این مبدل-ها به دلیل محدودیت هایی مانند وجود آفست مقایسه گرها، خطای حافظه و بهره محدود تقویت کننده ی ولتاژ باقیمانده کاهش می یابد. این پژوهش جهت حذف این عوامل خطا از کالیبراسیون پس زمینه ی دیجیتال با دنباله ی نویز شبه تصادفی استفاده می کند. در روش های پیشین از این شیوه ی کالیبراسیون جهت حذف برخی از عوامل خطا استفاده شده است، که به دلیل تزریق کلیه ی دیترهای مورد استفاده در یکی از حوزه های آنالوگ و دیجیتال همه ی عوامل خطا قابل تشخیص نبوده اند. اما در روش پیشنهاد شده جهت تشخیص و حذف خطای بهره ی خطی، بهره ی غیر خطی مرتبه ی سوم و نیز خطای حافظه از تزریق سه دنباله ی نویز شبه تصادفی ناهمبسته، که دیتر خوانده می-شوند، به صورت هم زمان در دو حوزه ی آنالوگ و دیجیتال استفاده شده است. از این رو یکی از دیترها جهت تشخیص خطای حافظه به حوزه ی دیجیتال افزوده شده است و دو دیتر دیگر جهت تشخیص خطای بهره در حوزه ی آنالوگ اضافه شده اند. همچنین به منظور حذف آفست مقایسه گرها در مبدل آنالوگ به دیجیتال موجود، طبقات یک و نیم بیتی به کار برده شده اند. روش پیشنهادی بر یک مبدل پایپ لاین 14 بیتی با طبقات یک و نیم بیتی با استفاده از نرم افزار matlab پیاده سازی شده است. نتایج شبیه سازی بیانگر بهبود قابل ملاحظه ای در پارامترهای استاتیک و دینامیک مبدل آنالوگ به دیجیتال مورد استفاده پس از کالیبراسیون است. تعداد بیت موثر پس از کالیبراسیون از 9/4 بیت به 04/12 بیت افزایش یافته است.

با توجه به کاربرد وسیع فیلترهای آنالوگ زمان- پیوسته همچون طبقات مختلف مدارهای مخابراتی و مبدل داده، هر روز بر اهمیت طراحی فیلترهایی مناسب برای استفاده در مدارهای مجتمع افزوده می شود. همچنین با گسترش رو به رشد وسایل الکترونیکی قابل حمل در سال های اخیر، پردازش سیگنال حالت جریان به دلیل قابلیت طراحی مدارهای ولتاژ پایین، کم توان و دارای پهنای باند زیاد کارایی بسیاری یافته است. در این پایان نامه، روشی جدید با بهره گیری از گراف جریان سیگنال (sfg)، به منظور طراحی فیلتر فعال مبتنی بر انتقال دهنده جریان کنترل شونده پیشنهاد شده است. سپس، یک الگوریتم بر اساس ماتریس های حلقه و کات ست اساسی شبکه، به منظور عمومیت بخشی به روش پیشنهادی، تسریع در انجام عملیات و کاهش خطای ناشی از عملیات دستی ارائه شده است. تعداد مقاومت های خارجی به کار رفته در فیلترهای فعال طراحی شده با استفاده از روش پیشنهادی به شدت کاهش یافته است و تمامی خازن های به کار رفته در آن به صورت زمین شده هستند. در نهایت، یک مدار تمام تفاضلی جدید برای انتقال دهنده جریان کنترل شونده پیشنهاد می گردد و کاربرد آن در طراحی فیلترهای فعال بررسی می شود. این مدار دارای ویژگی های مطلوبی همچون ولتاژ تغذیه پایین (8/0±)، پهنای باند زیاد (بیش از ghz1)، رنج دینامیکی بالا (v2) و پیچیدگی کم (فقط 12 ترانزیستور) است.

امروزه مبدل های ?? به واسطه دارا بودن دقت های بالا با سخت افزاری ساده در کاربردهای وسیعی همچون مخابرات داده استفاده می شوند. از طرفی با کوچک شدن تکنولوژی و کاهش سطح منابع تغذیه تأمین کننده توان مدار، دراین مبدل ها از osrهای کوچکی استفاده می شود که این خود باعث افزایش تأثیر نویز کوانتیزاسیون در خروجی می شود. جهت برطرف کردن این مشکل می توان از تکنیک های حذف نویز وفقی anc استفاده کرد. این تکنیک دارای دو مشکل اساسی افزایش شدید توان مصرفی به هنگام بالا بردن طول فیلتر وفقی و همچنین عبور هارمونیک های تولیدی توسط المان های غیر خطی مدار می باشد. در این پایان نامه جهت برطرف کردن این مشکلات دو راه‏حل ارائه شده است. در بخش اول با بروزرسانی ضرایب در حوزه فرکانس و استفاده از ویژگی‏های منحصر به فرد تبدیل فوریه سریع fft، توان و سطح تراشه به خصوص در طول فیلتر‏های بالا به طور چشمگیری کاهش پیدا می کند. به طور مثال به ازای طول ‏فیلتر 512 و 1024 نسبت توان مصرفی روش پیشنهاد شده نسبت به روش زمانی ارائه شده بترتیب برابر با 1/0 و 06/0 می باشد. جهت برطرف کردن مشکل عبور هارمونیک نیز از یک فیلتر وفقی از بین برنده هارمونیکahc قبل از anc استفاده می شود. برای مدولاتور مرتبه اول و به ازای osr برابر با 8 بعد از بکارگیری دو راه حل بالا بهبود sndr و sfdr مدار به ترتیب برابر با 21و 41 دسیبل خواهد بود.

گرایش مستمر به سمت وسایل قابل حمل الکترونیکی که عموماً با باطری کار می کنند، تلاش محققان را به سمت بکارگیری مدارات فشر- گستر، که دارای قابلیت کار در ولتاژ و توان مصرفی پایین می باشند، افزایش داده است. از آنجاییکه طیف وسیعی از توابع پردازش سیگنال به صورت روابط غیرخطی و دیفرانسیلی بیان می شوند و در مدارهای فشر-گستر مد جریان، پیاده سازی این روابط بسیار ساده است، ارایه روشهای تحلیلی برای شبکه های فشر-گستر استاتیکی و دینامیکی و نیز طراحی مدارهای جدید در این مد برای تحقق روابط دیفرانسیلی با هدف بهبود عملکرد مدارهای موجود و رفع معایب آنها دارای اهمیت است. در این رساله پس از بررسی مدارهای فشر-گستر موجود، تحلیل و طراحی شبکه فشر- گستر مد جریان بصورت عام ارایه می گردد. با بکارگیری نتایج بدست آمده، استفاده از خواص این شبکه ها تسهیل یافته و توسعه کاربرد آنها فراهم می گردد. این تحلیل همچنین باعث سهولت در تحلیل خودکار شبکه ها می شود. همچنین با توجه به قابلیتهای مختلف ترانزیستور mos - fg از قبیل کارکرد در ولتاژ تغذیه پایین، توان مصرفی کم و قابلیت برنامه ریزی و جبران سازی، در این رساله طراحی حلقه های translinearبا بکارگیری این ترانزیستورها ارایه می شود. این حلقه ها نسبت به حلقه های پیشین دارای قابلیتهای مختلفی از جمله مصونیت از اثر بدنه، پیچیدگی مداری کمتر و عدم نیاز به مدارات اضافی برای بایاس بوده و نیز منبع تغذیه لازم در آنها کمتر است. از آنجاییکه در مدارهای فشر-گستر ولتاژگره های داخلی بصورت فشرده و غیرخطی بوده و دارای رفتار سیگنال بزرگ می باشند بکارگیری روشهای سیگنال کوچک همچون استفاده از سری تیلور و سری های ولترا در تحلیل رفتار غیر خطی باعث ارزیابی نادرست عملکرد آنها می شود. در این رساله ضمن مرور روشهای ارایه شده قبلی یک الگوریتم جدید مبتنی بر بکارگیری تکنیک موازنه هارمونیکی برای تحلیل اعوجاج مدارات فشر-گستر ارایه می شود. این روش نسبت به روشهای مشابه قبلی دارای دقت بیشتر و پیچیدگی محاسباتی کمتر است و نیز محاسبه هارمونیکهای با مرتبه بالا را فراهم می سازد. همچنین یک روش تحلیل نویز برای نویز ناشی از المانهای مدارات فشر-گستر ارایه گردیده است. از روشهای پیشنهادی فوق می توان به عنوان یک ابزار طراحی جدید( cad ) در روند طراحی مدارهای فشر-گستر استفاده نمود. مبدل سیگما- دلتا و مبدل rms به dc واقعی از جمله کاربردهای مهم مدارهای فشر-گستر می باشند. با توجه به استفاده روزافزون از تکنیک soc در مدارهای حسگر، و نیاز به ثبت و پردازش سیگنالهای خروجی آنها، طراحی مبدلهای آنالوگ به دیجیتال فرکانس پایین، همچون مبدل سیگما- دلتا، جهت استفاده در این نوع مدارها ضروری است. ازآنجاییکه بسیاری از این مدارها بصورت قابل حمل طراحی شده و ولتاژ تغذیه و توان مصرفی پایین از ویژگیهای ضروری آنها است، در این تحقیق به منظور دستیابی به ویژگیهای فوق یک ساختار جدید فشر-گستر مد جریان برای بخش مدولاتور مبدل پیشنهاد شده است. همچنین از آنجاییکه در مبدل rms به dc واقعی مدار دارای عملکرد دینامیکی غیرخطی می باشد، در این رساله با استفاده از مدارات فشر-گستر مد جریان و پیاده سازی مستقیم رابطه rms ، امکان دستیابی به مقادیر دقیق خروجی در مدارهایی با پیچیدگی کمتر، رنج دینامیکی وسیعتر و در ولتاژ و توان کمتر فراهم شده است.

در این پایان نامه تحلیل عملکرد مبدل آنالوگ به دیجیتال سیگما-دلتای افزایشی پایین گذر با نرخ فرانمونه-برداری پایین و سپس با استفاده از نگاشتی تحلیل و طراحی مبدل آنالوگ به دیجیتال افزایشی میان گذر متناظر با آن ارائه شده است؛ با این نگاشت صفرهای تابع انتقال نویز در باند پایین از اطراف فرکانس dc نزدیک ?0 = 0 به فرکانس غیرصفر ?0 در اطراف fs/4 منتقل شده و این مبدل ها در فرکانس های رادیویی یا میانی قابل استفاده می باشند که طراحی آن شبیه طراحی مدولاتور سیگما-دلتای معمولی می باشد؛ با این تفاوت که بلوک های فیلتر حلقه و فیلتر کاهنده ی آن بعد از هر نرخ فرانمونه برداری ریست می شود و برای انجام هر تبدیل، مبدل فقط به چند سیکل قبل (تعداد سیکل به اندازه ی نرخ فرانمونه برداری) خود نیاز دارد. از مزایای طرح دقت بالا با نرخ فرانمونه برداری پایین و همچنین سادگی در طراحی فیلتر کاهنده می باشد. در انتها مبدل آنالوگ به دیجیتال سیگما-دلتای افزایشی و همچنین مبدل های میان گذر متناظر در نرم افزار matlab به صورت سیستمی و در نرم افزار hspice به صورت مداری پیاده سازی شده است.

با پیشرفت فناوری cmos سطح ولتاژ منابع تغذیه کاهش و سرعت سوئیچینگ افزایش یافته است. کاهش سطح ولتاژ تغذیه دست یابی به دقت بالا در مبدل های داده ای که در حوزه ولتاژ کار می کنند را با مشکل روبرو می سازد. در مقابل افزایش سرعت سوئیچینگ موجب کارکرد بهتر مبدل های داده مبتنی بر زمان می شود. در مبدل های داده مبتنی بر vco سیگنال در حوزه زمان کوانتیزه می شود، به علاوه این مبدل ها خاصیت ذاتی شکل-دهی نویز دارند. فواید مطرح شده، باعث گردیده این مبدل ها مورد توجه قرار گیرند. ساختارهای مختلفی جهت بهبود عملکرد این مبدل ها ارائه شده است. در میان این ساختارها، ساختار mash هم افزایش کارآیی داشته و هم در پیاده سازی نیاز به اجزاء آنالوگ زیادی ندارد. در این پایان نامه دو نوع ساختار mash تحلیل و بهینه گردیده اند. ساختار اول از vco و vc-gro تشکیل شده است؛ که در آن با ارائه یک روش جهت بهبود توان تفکیک و یک ساختار تفاضلی جهت حذف اثرات غیرخطی نسبت سیگنال به نویز آن db26 (معادل 32/4 بیت در (enob و نسبت سیگنال به نویز و اعوجاج آن db5/20 افزایش یافته اند. ساختار دوم یک mash دو طبقه با استفاده از gro است که در آن با ارائه روش بهبود توان تفکیک نسبت سیگنال به نویز آن db6/26 (معادل 41/4 بیت در enob) افزایش یافته است. به علاوه در روش معمول برای بهبود توان تفکیک ساختار mash توان مصرفی زیادی نیاز است، اما با روش ارائه شده می توان توان تفکیک را تا حد زیادی، بدون افزایش محسوس در توان مصرفی بهبود بخشید.

با توجه به توسعه شبکه های حسگر بی سیم، ایجاد ارتباطی ساده و موثر با توان مصرفی و هزینه کم بین گره‏ های حسگر یک مسئله مهم است. استاندارد ieee 802.15.4 برای شبکه های شخصی بی سیم با نرخ بیت کم طراحی شده است. در بسیاری از کاربردهایی که از این استاندارد استفاده می کنند، از باتری به عنوان منبع انرژی استفاده می شود. بنابراین به منظور افزایش طول عمر شبکه باید مصرف انرژی را به دقت مدیریت کرد. استاندارد ieee 802.15.4 در مد بیکن فعال با استفاده از کنترل مدت زمان روشن و خاموش بودن گره ها، مصرف انرژی را مدیریت می کند. این مد از استاندارد به دلیل قابلیت ها و مزایایی از جمله بهینه سازی مصرف انرژی و گذردهی زیاد، گزینه مناسبی برای شبکه های حسگر بی سیم است. با این وجود، هنگامی که ترافیک شبکه با گذشت زمان تغییر می کند، این مد از استاندارد دارای ضعف هایی است. با توجه به اینکه در این استاندارد قابلیتی برای هماهنگ‏ کننده مرکزی به منظور تخمین ترافیک شبکه در نظر گرفته نشده است، در این مد نمی توان بازه فعال شبکه را متناسب با تغییرات ترافیک تنظیم کرد. در این پایان نامه به منظور حل این مسئله، الگوریتم جدیدی به منظور تخمین ترافیک شبکه در توپولوژی ستاره ارائه شده است. هماهنگ کننده مرکزی با استفاده از این روش بازه فعال را متناسب با تغییرات ترافیک شبکه تنظیم می کند.این الگوریتم برای توپولوژی ستاره و بر اساس استاندارد ieee 802.15.4 است و در شبکه‏ هایی که ترافیک آن با گذشت زمان تغییر می‏کند، کاربرد دارد. نتایج حاصل از شبیه‏ سازی روش پیشنهادی بهبود انرژی مصرفی و نرخ گذردهی شبکه را در مقایسه با استاندارد، در حالتی که ترافیک شبکه متغیر است را نشان می دهد.

در این پژوهش، مدلسازی رفتاری مدولاتور کلید-خازنی بوسیله زبان توصیف سخت افزار vhdl – amsانجام شده است. این موضوع از آن جهت اهمیت دارد که مدولاتور سیگما - دلتا اصلی ترین بخش در مبدل داده های آنالوگ به دیجیتال و همچنین دیجیتال به آنالوگ فرانمونه برداری است. با وجود اینکه شبیه سازی در سطح ترانزیستوری خیلی دقیق تر است ولی بعلت زمان بسیار زیادی که محاسبات در این سطح طول می کشد این روش برای سیستم های پیچیده غیرعملی است. جهت انجام این مدل سازی از زبان vhdl - ams که امروزه جهت شبیه سازی مدارات سیگنال مخلوط بسیار مورد توجه قرار گرفته، استفاده شده است. از جمله غیرایده ال هایی که در مدل سازی لحاظ شده اند نویز حرارتی و نویز جیتر است. جهت انجام این مدل سازی از نرم افزار شبیه ساز simplorer استفاده شده است. مدولاتور مرتبه 3 تک بیت و دو بیت و مرتبه 5 تک بیت و دوبیت در این پژوهش مدل سازی شده اند و کارایی آنها در مدهای gsm ، wcdma و wifi/wimax مورد بررسی و مقایسه قرار گرفته است.

هدف از این پژوهش طراحی تقویت کننده ی فیدبک جریان با هسته ی اصلی چهارگانه تفاضلی در مرحله ی ورودی و خروجی و با استفاده از تکنولوژی 0.18 µm و در برنامه hspice می باشد. در این طرح تقویت کننده ی فیدبک جریانی با پهنای باند بیش از 100mhz و با نرخ چرخش بالا طراحی می شود. برای این منظور ابتدا یک تقویت کننده فیدبک جریان طراحی شده در تکنولوژی 0.25µm با استفاده از تکنولوژی 0.18µm مجددا طراحی و نتایج حاصل از شبیه سازی ثبت می شود و عملکرد آن در زمینه پهنای باند، میزان نویز ورودی و خروجی، نرخ چرخش و استقلال پهنای باند از بهره ارزیابی می شود. نتایج شبیه سازی تمامی مشخصات تقویت کننده فیدبک جریان شامل استقلال پهنای باند از بهره و نرخ چرخش خوب آن را تایید می کند. در مرحله بعدی هسته ی اصلی تقویت کننده در ورودی و خروجی با مدار چهارگانه تفاضلی جایگزین می شود. نتایج بدست آمده با تکنولوژیهای 0.18µm و 0.35µm عملکرد بهتر تقویت کننده ی فیدبک جریان را با در نظر گرفتن مدار چهارگانه تفاضلی در هسته ی اصلی آن تایید می کند و در ادامه تقویت کننده ی فیدبک جریان طراحی شده با طراحی های قبلی مقایسه و نشان داده می شود.

مبدل زمان به دیجیتال (tdc) یکی از بلوک های اصلی سازنده ی حلقه ی قفل فاز دیجیتال است که از آن برای اندازه گیری دقیق وقفه های زمانی و تبدیل آن ها به کد دیجیتال استفاده می شود. هدف این پایان نامه، بهبود عملکرد مبدل زمان به دیجیتال به لحاظ دقت، محدوده ی دینامیکی، تعداد طبقات بر سطوح، معیار شایستگی و تعداد بیت معادل نسبت به ساختارهای سنتی است. این پایان نامه به ارائه ی یک ساختار جدید به نام مبدل زمان به دیجیتال ورنیر سه بعدی اختصاص یافته است. ساختار سه بعدی با استفاده از ایده ی صفحه ورنیر و با سه خط تأخیر و سه صفحه ورنیر، تعداد سطوح کوانتیزیشن را به طور قابل توجهی افزایش می دهد. بسته به این که هدف طراحی دستیابی به بهترین دقت ممکن یا بیشینه ی محدوده ی دینامیکی ممکن باشد، ساختار پیشنهادی را می توان به دو شکل متفاوت آرایش داد. به منظور ارزیابی کارامدی ایده ی پیشنهادی، دو نمونه از این مبدل و یک نمونه از مبدل دوبعدی ورنیر (ساختار مرجع) به کمک نرم افزار cadence و با فناوری 90 nm cmos شبیه سازی شده و پارامترهای مختلف آن ها با هم مقایسه شده است. در طراحی اول (طراحی شده برای دستیابی به بالاترین دقت) مبدل دقت 4.8 ps را با پوشش محدوده ی دینامیکی 854.4 ps به دست می دهد. در طراحی دوم (طراحی شده برای دستیابی به محدوده ی دینامیکی بیشینه) مبدل محدوده ی 1134 ps را با دقت 6 ps پوشش می دهد. مبدل پیشنهادی می تواند هم به لحاظ دقت و هم به لحاظ محدوده ی دینامیکی تحت پوشش نسبت به ساختارهای سنتی و به ویژه مبدل دوبعدی ورنیر عملکرد بهتری داشته باشد. از سویی پارامترهایی نظیر تعداد بیت معادل و معیار شایستگی نیز در این مبدل بهبود یافته است.

مدولاتور دلتا-سیگمای دیجیتال به¬طور گسترده در مدارات الکترونیکی شامل مبدل¬های دیجیتال به آنالوگ فرانمونه¬برداری، تقویت¬کننده¬های توان کلاس d و ترکیب¬کننده¬های فرکانس کسری استفاده¬ می¬شود. خروجی این مدولاتور¬ها هنگامی¬که با ورودی dc کار می¬کنند متناوب است بنابراین یک طیف توان گسسته دارد. دوره تناوب پایین خروجی باعث می¬شود که براساس قاعده¬ی پارسوال توان بر تعداد کمتری از تن¬های طیف توان تقسیم شود بنابراین سطح توان تن¬های گسسته و شاخک¬ها در طیف توان خروجی افزایش می¬یابد. این تن¬ها باعث افزایش نویز فاز ترکیب¬کننده¬های فرکانس کسری می¬شوند. روش¬های مختلفی برای کاهش شاخک¬ها و افزایش دوره تناوب پیشنهاد شده که در این پایان¬نامه مقایسه¬ای بین آنها صورت گرفته است. برای کاهش سخت¬افزار مصرفی از روش تودرتو استفاده شده است. در این روش ورودی مدولاتور به چند بخش تقسیم می¬شود و هر بخش قبل از اضافه شدن به بخش بعدی توسط یک مدولاتور از مرتبه¬ی پایین تر پردازش می-شود. این روش با استفاده از مدولاتور¬های مرسوم دارای شاخک و سطح توان نویز بالا در طیف خروجی است بنابراین از روشی بهینه برای افزایش طول سیکل خروجی و کاهش شاخک¬ها استفاده شده است که بدون تغییر در میانگین خروجی، کاهش محدوده¬ی ورودی پایدار و افزایش سخت افزار دوره تناوب را به مقدار قابل توجه¬ای بالا می¬¬برد. ساختار پیشنهادی برای یک مدولاتور مرتبه سوم 13 بیتی شبیه¬سازی شده که یک کاهش db15 را در سطح طیف توان نویز خروجی نسبت¬به روش¬ تودرتوی پیشین مشاهده می¬شود. بطوری¬که قابلیت جانشینی مدولاتور¬های با عرض بیت بالا در روش قبلی را دارد. برای افزایش بیشینه¬ی فرکانس کاری و کاهش توان مصرفی از روش پایپ¬لاین و جمع-کننده¬های پرش رقم نقلی استفاده شده است. بنابراین نتایج پیاده¬سازی توسط زبان توصیف سخت¬افزار vhdl کاهش 20% سخت¬افزار نسبت¬به روش¬ 1-1-1mash 13 بیتی مرسوم را گزارش می¬دهد. همچنین نسبت به ساختار تودرتوی قبلی، بیشنه¬ی فرکانس کاری 3 برابر شده و توان 15% کاهش داشته است. استفاده از مدولاتورهای با مدول انتخابی باعث افزایش انعطاف¬پذیری و دقت ترکیب¬کننده¬های فرکانسی می¬شود روش پیشنهادی برای 1-1-1mash مدول انتخابی کاهشdb 17 را در چگالی طیف توان نتیجه می¬دهد. نتایج پیاده¬سازی مدولاتور مدول انتخابی پیشنهادی کاهش 35% سخت¬افزار 13% توان مصرفی و 3 برابر شدن فرکانس خروجی را نشان می¬دهد.

در این پژوهش، از یک مدل دو بعدی مونت کارلو برای شبیه سازی مولفه های الکترون و حفره جریان نوری خروجی و محاسبه پاسخ زمانی آشکارساز نوری فلز- نیم رسانا- فلز gaas به ازای تابش پالس نوری استفاده شده است. برای این منظور از یک مدل دو دره ای برای الکترون ها و همچنین مدل دو باندی برای حفره ها استفاده شده است. در مدل ارائه شده، پراکندگی های ناخالصی و فونونی درنظر گرفته شده اند. باندهای انرژی غیرسهموی فرض شده اند و سازوکارهای تونل زنی و گسیل گرمایونی مولفه های جریانی هستند. با اضافه کردن یک لایه نازک با ضخامت 150 نانومتر و چگالی ناخالصی 6e16 cm-3 هم نوع با نیم رسانا نشان داده شده است که شکل گیری یک میدان الکتریکی مخالف با جهت حرکت الکترون در انتهای لایه جذب باعث کاهش چند درصدی زمان پاسخ نوری می شود. با تغییر مکان و چگالی غلظت ناخالصی این لایه نازک از 1/5 تا 1/5 میکرومتر و4e16 cm-3 تا1e17 cm-3 پیک جریان گذرنده از قطعهاز 170 تا 300 میکرو آمپر و زمان افت دنباله پاسخ از 18 تا 26 پیکو ثانیه تغییر می کند همچنین دنباله جریان از 27 تا 48 میکرو آمپر کاهش می یابد. مقایسه نتایج بدست آمده از شبیه سازی با داده های معتبر علمی، درستی کارکرد مدل ارائه شده را تایید می کند.

هدف اصلی این پایان نامه طراحی و شبیه سازی نوسان ساز کنترل شده با ولتاژ تزریقی قفل شده می باشد. شبیه سازی توسط نرم افزارhspice rf انجام پذیرفته است. در این کار تحقیقی چندین مدار نوسان ساز کنترل شده با ولتاژ معرفی شده است. با استفاده از روش قفل شدگی تزریقی پارامترهای این نوسان سازها بهبود یافت. در طراحی این مدارها روش های مختلفی برای کاهش نویز فاز، کاهش توان مصرفی و بالا بردن محدوده تنظیم فرکانس به کار گرفته شد. همچنین در این پژوهش روشی جدید جهت تامین سیگنال تزریقی پیشنهاد گردید. مشخصات این نوسان ساز در کل محدوده عملکرد فرکانسی مناسب بوده است. کلیه این نوسان سازها از نوع حلقوی تفاضلی و تک سر بوده اند. طراحی این مدارها با استفاده از فناوری 18/0 میکرومتر cmos tsmc انجام پذیرفته است. محدوده کاری این نوسان سازها بسته به نوع طراحی مدار بین 3/0 تا 10 گیگاهرتز است. از نظر نویز فاز نیز مقادیر بین -111dbc/hz تا -147dbc/hz به دست آمده است. محدوده تنظیم فرکانسی این نوسان سازها بین 9/3 تا 7 گیگاهرتز می باشد. میزان توان مصرفی آنها نیز از 2/1 میلی وات در کمترین فرکانس تا حدود 33 میلی وات در بیشترین فرکانس متغیر بوده است.

شبکه حسگر بی سیم از جمله فناوری های جدیدی است که به منظور جمع آوری و انتقال اطلاعات از یک محیط به یک ایستگاه طراحی گردیده است. از آنجایی که به دست آوردن اطلاعات از یک محیط، بدون دانستن موقعیت آن اطلاعات، امری بی فایده و غیرضروری می باشد؛ لذا مبحث موقعیت یابی در شبکه های حسگر بی سیم از جمله مباحث مهم در این شبکه ها به شمار می آید. این پژوهش به پیاده سازی یک سخت افزار جهت ارائه روشی دقیق برای به دست آوردن موقعیت گره های درون شبکه حسگر بی سیم می پردازد. در بسیاری از شبکه ها ی حسگر بی سیم فاصله ی گره های موجود در شبکه، با گره های مرجع از روش اندازه گیری قدرت سیگنال دریافتی در گیرنده، تخمین زده می شود. این پایان نامه با ارائه یک سخت افزار و یک روش، باعث افزایش دقت در تخمین فاصله با استفاده از روش اندازه گیری قدرت سیگنال دریافتی شده است. می توان ثابت کرد که با تغییر دائمی در قدرت سیگنال ارسالی فرستنده و اجرای یک الگوریتم ساده، دقت فاصله یابی در این روش افزایش می یابد. روش جدید برای تخمین فاصله ی بین گره ها، بر اساس تغییر دائمی در قدرت سیگنال ارسالی فرستنده عمل می کند. گیرنده نیز با توجه به قدرت سیگنال ارسالی فرستنده، فاصله ی فرستنده را تخمین می زند. نتایج حاصل از آزمایش های عملی نشان می دهند که با تغییر دائمی در قدرت سیگنال ارسالی فرستنده، می توان به خطای کمتری در تخمین فاصله دست یافت. همه ی داده ها و نمودارهای استفاده شده در این پژوهش، حاصل آزمایش های عملی بر روی سخت افزار ارائه شده می باشند.

امروزه کارایی سیستم های مخابراتی وابسته به مبدل های آنالوگ به دیجیتال است. به منظور انعطاف پذیری بیشتر تکنولوژی های مخابراتی نسل آینده، مبدل هایی با کارایی بیشتر نیاز است لذا ساختار میانگذاری شده در زمان مبدل ها، می تواند راه حل مناسبی برای افزایش کارایی تکنولوژی های مخابراتی باشد. یک مبدل آنالوگ به دیجیتال میانگذاری شده در زمان(ti-adc) با موازی کردن m مبدل، توان عملیاتی اش را افزایش می دهد. با این حال، کارایی آن بدلیل وجود عدم تطابق بین کانال هایش کاهش می یابد. عدم تطابق بین کانال ها با ایجاد تن های اضافی طیف خروجی را دچار اعوجاج می کند. این پایان نامه، به کالیبراسیون پس زمینه ی دیجیتال عدم تطابق بهره و زمان می پردازد. در این پایان نامه، خطای عدم تطابق بهره و زمان با تقریب مرتبه ی اول سری تیلور مدل و با الگوریتم fxlms ضرایب آن شناسایی شد سپس تقریب خطا از خروجی کم شد تا خطای عدم تطابق تصحیح شود سپس ضعف های کالیبراسیون با الگوریتم fxlms در یک ti-adcدو کاناله، مطرح و با نتایج شبیه سازی اثبات شد. در ادامه، طرح جایگزینی برای رفع ضعف های الگوریتم fxlms پیشنهاد شد.این طرح بر اساس همبستگی بین تن ورودی و تصویر ناشی از عدم تطابق، در تمام پهنای باند مبدل ti-adc دوکاناله عمل می کند و برای اثبات درستی عملکرد آن، در حالت هایی که روش کالیبراسیون با الگوریتم fxlms دچار ضعف است، شبیه سازی شد. در شبیه سازی، 3 تن ورودی در فرکانس های fs188/0، fs341/0 و fs465/0 به یک مبدل ti-adc دو کاناله به ترتیب با خطای عدم تطابق بهره و زمان 02/0 و 01/0- داده شد و در حالی که کالیبراسیون با الگوریتم fxlms توانایی تصحیح خطای عدم تطابق هر سه تن را ندارد پس از تصحیح خطا با طرح پیشنهادی، 60 دسی بل بهبود در sfdr خروجی بدست آمد. با این کار از هدر رفتن 80 درصد کارایی افزودن کانال دوم به سیستم با کالیبراسیون با الگوریتم fxlms جلوگیری شد.

در این پایان نامه دو روش جدید برای واترمارکینگ صوتی در حوزه ی تبدیل بسته ی موجک ارائه می شود. به دلیل مبتنی بودن روش بر مدل سازی روان شنیداری، حضور سیگنال واترمارک به لحاظ ادراکی قابل تشخیص نیست. همچنین به منظور افزایش مقاومت در برابر حملات، روشی برای جاسازی واترمارک، ارائه خواهد شد که سیگنال واترمارک را در بخش عمده ای از ضرائب حوزه ی تبدیل جاسازی می کند. استفاده از تبدیل بسته ی موجک علاوه بر کاهش بار محاسباتی الگوریتم، هماهنگی بیش تری با مدل روان شنیداری نسبت به تبدیل موجک معمولی، در استخراج آستانه های مجاز برای جاسازی واترمارک خواهد داشت. در پایان نتایج شبیه سازی، دلالت بر عدم ایجاد اعوجاج ادراکی قابل توجه، در سیگنال میزبان در اثر تزریق واترمارک و همچنین مقاومت در برابر حملاتی از قبیل افزودن نویز سفید گوسی، فشرده سازی، فیلترکردن پایین گذر، بازنمونه برداری، افزودن پژواک، کوانتیزه شدن مجدد و فشرده سازی mp3 دارد. به گونه ای که روش اول در مقایسه با 24 روش قبلی، با نسبت سیگنال به نویز واترمارک بالای 50 دسی بل جایگاه اول از نقطه نظر شفافیت صوتی و روش دوم با حدود نسبت سیگنال به نویز واترمارک بالای 30 دسی بل جایگاه اول از نقطه نظر مقاومت، و جایگاه چهارم از نظر بار مفید واترمارکینگ را داراست.

با پیشرفت فناوری cmos سطح ولتاژ منبع تغذیه کاهش و سرعت سوئیچینگ افزایش یافته است. کاهش سطح ولتاژ تغذیه دستیابی به دقت بالا در مبدل های داده ای که در حوزه ی ولتاژ کار می کنند را با مشکل رو برو ساخته است.در مقابل اقزایش سرعت سوئیچینگ موجب کارکرد بهتر مبدل های داده مبتنی بر زمان شده است. در مبدل های داده مبتنی بر زمان, علاوه بر اینکه سیگنال در حوزه ی زمان کوانتیزه می شود, رزولوشن زمانی بهتری نیز حاصل می گردد.بنابراین مبدل های حوزه ی زماندر کاربرد های مختلف مورد توجه بهتری قرار گرفته اند. مبدل های با ساختار دوم مرحله ای به دلیل کارایی بالانر و بهبود برخی از بارامترهای مهم مبدل های حوزه ی زمان مانند رزولوشن زمانی, دقت و غیره از جایگاه ویژه ای برخوردار هستند. در این پایان نامه یک الگوریتم برای طبقه ی دوم مبدل دو مرحله ای, پیشنهاد و مزایای آن مورد بررسی قرار می گیرد. این ساختار پیشنهادی سبب کاهش سخت افزار و بهبود رزولوشن زمانی در مبدل های دو مرحله ای شده است. در طبقه ی اول ساختار پیشنهادی از مبدل زمان به دیجیتال خط تاخیر استفاده شده است. مدار طبقه ی دوم در مبدل پیشنهادی شامل یک سری گیت های منطقی و شمارنده می باشد. برای بررسی ایده ی پیشنهادی, مبدل ارائه شده توسط نرم افزار hspice و matlab شبیه سازی گردید و در مقایسه با نمونه های مشابه در مراجع معتبر, کاهش سخت افزار و بهبود در رزولوشن زمانی آن بررسی و تایید گردید.

از آن جایی که کیسه هوا یکی از اساسی ترین تجهیزات ایمنی برای خودرو ها محسوب می شود، مطالعات گسترده ای جهت بهبود عملکرد سامانه کنترلی این وسیله ایمنی صورت گرفته است. از جمله این کارها هوشمند سازی این سامانه ایمنی است. الگوریتم باز شدن کیسه هوا هسته اصلی تکنولوژی آن می باشد، بنابراین در این پروژه سعی شده است تا با پیاده سازی این الگوریتم بر اساس منطق فازی، رسیدن به هدف یک سامانه کنترلی هوشمند را میسر کرد. هدف اصلی این پایان نامه ارائه الگوریتم و شبیه سازی و نتیجه گیری بر اساس سامانه های فازی در جهت هوشمند سازی سامانه کنترلی کیسه هوا و تلاش در جهت کاهش عدم تشخیص و یا تشخیص نادرست بخش کنترلی این سامانه ایمنی می باشد. از طرفی تا کنون این سامانه ایمنی برای مواقعی به کار برده شده است که برای خودرو برخورد شدیدی صورت گرفته شده باشد، ولی در این پروژه ما تلاش کرده ایم تا سامانه هوشمندی شبیه سازی کنیم که علاوه بر عملکرد درست و به موقع کیسه هوا در هنگام برخورد خودرو، در مواقعی که برخوردی اتفاق نیفتاده است ولی به دلایلی خودرو واژگون شده و یا بغلتد، همچنان سامانه عمل کند. روش پیشنهاد شده با استفاده از شبیه سازی ها تست شده و نتایج به دست آمده کارایی مطلوب آن را نشان دادند و اهداف ذکر شده در بهبود عملکرد این سامانه ایمنی را نیز برآورده ساختند.

مدارهای مرجع ولتاژ از بلوک های اصلی در مدارهای آنالوگ و دیجیتال هستند که هدف از به کار گیری آنها تولید ولتاژ مرجع با وابستگی بسیار کم به تغییرات دما، پروسس و منبع تغذیه برای قسمتهای دیگر مدار مجتمع است. یک نمونه از این مدارات، مدارهای مرجع شکاف انرژی هستند که ولتاژ مرجع دقیق متناسب با اختلاف پتانسیل بین باند هدایت و ظرفیت نیمه هادی تولید می کنند زیرا این پارامتر دارای تغییرات بسیار جزیی با تغییرات دما است. مدارهایی مانند مبدل آنالوگ به دیجیتال با قدرت تفکیک پذیری بالا نیاز به مدارهای مرجع ولتاژ با پایداری عالی دارند. امروزه با ارتقا تکنولوژی ساخت مدارات مجتمع و گسترش تجهیزات الکترونیکی سیار، نیاز به مدارهای مرجع ولتاژ پایین با مصرف توان کم و دقت بسیار بالا است. المانهای تشکیل دهنده مدار مرجع ولتاژ پیشنهادی فقط ترانزیستورهای mos هستند که اکثرا" در ناحیه زیر آستانه بایاس شده اند، لذا مصرف جریان و توان مدار کاهش می یابد. بدلیل پایین بودن ولتاژ آستانه در ترانزیستورهای mos نسبت به bjt نیاز به منبع تغذیه با ولتاژ پایین می باشد. در ساختارهای گذشته، برای جبران سازی مرتبه بالا یا درجه کاهش قابلیت حرکت حامل ها با افزایش دما در تکنولوژی ساخت معلوم فرض می شد یا جبران سازی بر مبنای ولتاژ آستانه انجام می شد که بدلیل عدم شناخت کامل از رفتار این پارامتر با تغییرات دما، مدار مرجع نیاز به المان های زیادی دارد. در مدار پیشنهادی جبران سازی مرتبه بالا برای حذف انحنا در ولتاژ مرجع با حذف قسمت لگاریتمی وابستگی ولتاژ گیت-سورس صورت گرفته است. ساختار مدار برای هر مقدار از پارامتر درجه کاهش قابلیت حرکت حامل ها با دما مناسب است. در طراحی مدار از تکنولوژی ساخت 0.18µm استفاده شده است و نتایج شبیه سازی دقت 1.4 ppm?c^o با ولتاژ مرجع 487.5mv در بازه دمایی 0 – 100 c^o و مصرف توان 36.4 µwatt با منبع تغذیه 1.5 vdc را برای مدار نشان می دهد.

در این پایان نامه، یک مبدل زمان به دیجیتال جدید پیشنهاد می شود که از تکنیک های درون یابی و تقویت زمانی برای بهبود عملکرد مبدل بهره می برد. مبدل پیشنهادی یک مبدل پایپ لاین 9 بیتی چهار طبقه است که شامل سه طبقه مبدل زمان به دیجیتال 5/2 بیتی و یک طبقه مبدل زمان به دیجیتال 3 بیتی می باشد. از مزایای مبدل پیشنهادی در مقایسه با ساختارهای مشابه می توان به موارد زیر اشاره کرد: مبدل پیشنهادی دارای ساختار و عملکرد مداری ساده است و از شارژ و دشارژ خازن به صورت درون یاب آنالوگ برای افزایش رزولوشن استفاده می کند. مبدل پیشنهادی به دلیل عدم استفاده از خطوط تأخیر، دارای حساسیت کمتر به تغییرات فرایند، دما و ولتاژ تغذیه است. همچنین خطای عدم تطابق بین المان ها در این مبدل در مقایسه با ساختارهای مشابه کاهش یافته است. این مبدل از ساختار پایپ لاین برای دیجیتال سازی فاصله ی زمانی ورودی استفاده می کند و رزولوشن زمانی مبدل افزایش می یابد. مبدل پیشنهادی در تکنولوژی 45nm tsmc cmos شبیه سازی گردید.

در این پایان نامه، فیلترهای بالاگذر(مشتق گیر) و پایین گذر(انتگرال گیر) در حوزه sinh به همراه روابط آنها ارائه شده است. سپس یک مدار انتگرال گیر (فیلتر پایین گذر) در حوزه sinh به طور خاص مورد تحلیل و بررسی قرار گرفت و طرح پیشنهادی برای این مدار ارائه می گردد. این مدار شامل ? بلوک است که عبارتند از: تقسیم کننده جریان، دو بلوک حلقه ترانسلینیر(tl)، ترارسانای sinh/cosh . همچنین در بلوک ترارسانای sinh/cosh از ترانزیستورهایی با گیت شناور استفاده می گردد. در پایان، انتگرال گیر پیشنهادی با برنامه hspice و با استفاده از تکنولوژی um 18/0 طراحی و شبیه سازی شده است. فرکانس قطع فیلتر sinh پیشنهادی با ولتاژ تغذیه 85/0 ولت، برابر khz34/9 است. این فرکانس با تغییر جریان i0 تغییر می کند، همچنین فرکانس قطع فیلتر در این مدار قابلیت انعطاف پذیری دارد و این امر به دلیل استفاده از ترانزیستور fg-mos می باشد. از طرفی با تغییر ضریب z می توان پارامتر thd را کاهش داد.

امروزه، اندازه گیری ها در زندگی انسان ها نفوذ کرده است. صنعت، تجارت، پزشکی و علوم مختلف، متکی به این اندازه گیری هاست. طراحی مدارهای واسطی که کار تبدیل کمیت مورد اندازه گیری به سیگنال الکتریکی را برعهده دارند بسیار اهمیت دارد. از بین این مدارها، واسط های خازنی به دلیل ویژگی های خاص خازن، بسیار مورد توجه قرار دارند.دراین پایان نامه یک مدارواسط با محدوده دینامیکی بالا برای سنسورهای خازنی پیشنهاد شده است. مزایای این مدارواسط، سادگی، مصرف توان کم و داشتن سیگنال خروجی فرکانسی است. برای کاهش توان مصرفی و زمان اندازه گیری خازن، یک مبدل خازن به فرکانس پیشنهاد شده که فرکانس خروجی آن به آسانی با یک میکروکنترلر به کد دیجیتال تبدیل می شود. پیاده سازی مداری بلوک ها با نرم افزار hspice در فناوری ??? نانومتر cmos شرکت tsmc انجام شده است. با توجه به نتایج شبیه سازی دو محدوده دینامیکی 10 فمتوفاراد تا 1 پیکوفاراد و 1 پیکوفاراد تا 100 پیکوفاراد، با دقت %86/0 قابل محاسبه است.

تقویت کننده های توان ذاتاً غیرخطی هستند و رابطه ی معکوسی بین بازدهی و خطی بودن این تقویت کننده ها وجود دارد. برای دستیابی به بازدهی بالا، تقویت کننده توان در شرایط غیرخطی حتی نزدیک به اشباع کار می کند، این امر سبب بسیاری از اشکالات غیرخطی بودن می شود، درنتیجه به طورجدی کیفیت سیستم های ارتباطی را تحت تأثیر قرار می دهند. یک روش مناسب برای حل این مشکلات آن است که تقویت کننده ای با بازدهی بالا طراحی کرده و سپس یک خطی ساز به آن اعمال نمود.