این پایان نامه ایده استفاده از ترانزیستورهای pmos را به جای نوع nmos در طراحی میکسر پایین آورنده گیلبرت، برای کاهش عدد نویز خروجی بررسی می کند. و پس از ارائه روابط مربوط به اثر خازن های پارازیتی منبع جریان اصلی در ایجاد اعوجاج و مدولاسیون تداخلی مرتبه سوم، روشی برای حذف آن ارائه می دهد. این میکسر در تکنولوژی tsmc 0.18µm rf cmos طراحی شده و برای گیرنده های wlan یا blutooth در پهنای باند 2.4ghz تا 2.5ghz مناسب می باشد. نتایج شبیه سازی نشان می دهد که مدولاسیون تداخلی مرتبه سوم به میزان 10db در خروجی کاهش یافته است و نقطه برخورد مرتبه سوم در کل باند برابر (7.5-10.5)dbm می باشد. عدد نویز با اعمال روش خطی سازی مذکور تغییر چشمگیری نمی یابد و مقدار آن کمتر از 9db است. در حالی که توان مصرفی کل مدار در حدود 6.5mw می باشد، بهره آن نیز برای پهنای باد مورد نظر مناسب و برابر 9db است. همچنین روش کاربردی ریاضی پیشنهاد شده است که با بررسی اثر تزریق مدولاسیون تداخلی مرتبه دوم (im2) در حذف مدولاسیون تداخلی مرتبه سوم (im3)، بهترین حالت خطی برای مدار را در محاسبات و شبیه سازی بدست می آورد. روش ریاضی پیشنهادی به یک میکسر پایین آورنده گیلبرت که در فرکانس 2.4ghz کار می-کند اعمال شده است. این میکسر در تکنولوژی tsmc 0.18µm و با ترانزیستورهای cmos طراحی شده و به وسیله نرم-افزار ads2006a شبیه سازی گردیده است. شرایط کاری میکسر به صورت ولتاژ تغذیه 1.8v و جریان مصرفی کل 2.7ma می باشد. این میکسر مقدار بهره 11db و عدد نویز ssb با مقدار 11.1db را نتیجه می دهد. روش ریاضی فوق در تکنیک خطی سازی سبب کاهش im3 به میزان 14.4db شده و میزان iip3 را از 1dbm به 8dbm افزایش داده است. این روش اثر قابل توجهی بر روی بهره و نویز میکسر ندارد و تنها نیازمند مقدار ناچیزی از جریان در حدود 0.05ma می باشد. درصد خطای روش فوق برای دستیابی به بهترین iip3 حدود 10% بوده که در نوع خود قابل توجه است و کارآیی بالای آن را در خطی سازی نشان می دهد.

این مقاله طراحی و شبیه سازی میکسر rf کم نویز در تکنولوژی 0.18um cmos برای گیرنده های تبدیل مستقیم در باند c و rfid و بلوتوث رانشان می دهد. هسته میکسر بر پایه معماری سلول گیلبرت بنا شده و از روش تزریق بار برای افزایش خطیسازی، کاهش نویز و افزایش بهره (بدلیل تزریق بار) استفاده می کند. همچنین از ایده ی سلف دژنراسیون برای بهبود خطیسازی و نویز در این میکسر استفاده شده است. تغییرات رفتار بهره، نویز و iip3 بر اساس تغییرات سلف دژنراسیون مورد برسی قرار گرفته و منحنی این دسته از تغییرات به ازای تغییرات سلف رسم شده و برای هر منحنی معادله ای بیان می شود که رفتار منحنی را با درصد خطای کمی تقریب می زند. همچنین پارامترهای میکسر برای چند فرکانس rf محاسبه می شود و نشان داده می شود که میکسر در این کار از فرکانس 3ghz تا 20ghz دارای عملکرد قابل قبولی است. این میکسر در فرکانس 5.5ghz، 8.5ghz و 20.5ghz دارای بهره تبدیل به ترتیب 16.22db، 14.34db و 11.04db و نقطه برخورد سوم 0.26dbm، 1.76dbm و11.41dbm و نویزفیگر ssb=6.45db، 7.5db و 11.41db و توان مصرفی کمتر از 10mw می باشد.

با توجه به پیشرفت روز افزون علوم بشری در زمینه های گوناگون دست آورد های فراوانی در زمینه های علمی به وجود آمده است که همه ی آن ها در خدمت رسانی به بشر می باشند. در این راستا منابع گوناگون انرژی، نقش حیاتی در پیشرفت این علوم دارند. یکی از انرژی هایی که به عنوان انرژی نو و جایگزین برای انرژی های قدیمی و در حال اتمام، مانند نفت، گاز و زغال سنگ مورد توجه زیادی قرارگرفته، انرژی خورشیدی می باشد. در این سمینار، هدف اصلی، تبدیل انرژی خورشیدی به انرژی الکتریکی با بازدهی بهینه می باشد. پدیده-ای که باعث این تبدیل می شود، پدیده ی فتوولتائیک است و وسیله ای که این تبدیل را انجام می دهد، سلول خورشیدی می باشد. پدیده ی فتوولتائیک در قسمت مقدمه ی سمینار بررسی شده است و در بقیه ی سمینار در مورد سلول خورشیدی بحث شده است. سلول خورشیدی یک پیوند p-n، متشکل از مواد نیمرسانایی است که با ناخالص سازی به نوع n و یا p تبدیل شده‎اند. بنابراین برای تشریح فیزیک و بیان قوانین حاکم بر سلول های خورشیدی لازم است فیزیک و قوانین حاکم بر پیوند p-n در یک فصل مجزا مورد تحلیل و بررسی قرار گیرد. در این فصل برای بررسی پیوند p-n ابتدا اجزاء آنرا یعنی نیمرساناها و خواص آن، از قبیل جذب نوری، تولید و بازترکیب حامل ها بررسی می-شود و در ادامه قوانین حاکم بر پیوند، در حضور ولتاژ و فوتون بطور مجزا تشریح شده است. در نهایت جریان اتصال کوتاه سلول را محاسبه و بوسیله ی آن بازده جمع آوری سلول تعریف می شود. بازده جمع آوری میزان جذب نور توسط سلول را نشان می دهد، اما این پارامتر، بازدهی مشهور و آن بازدهی که هدف پایان نامه است نمی باشد. برای بررسی تاثیر گذاری پارامترهای مختلف بر عملکرد سلول های خورشیدی، بازدهی تبدیل معرفی-می شود. این پارامتر میزان تبدیل انرژی خورشیدی به انرژی الکتریکی را نشان می دهد، و چون این بحث، بحثی بسیار کلیدی در مباحث سلول های خورشیدی می باشد، در فصلی جدا گانه بررسی می شود. در این فصل به 8 عامل که در بازدهی سلول ها موثرند، اشاره شده است. این عوامل عبارتند از: شکاف انرژی، دما، طول عمر حامل ها، شدت نور، چگالی ناخالصی ها، آهنگ باز‎ترکیب سطحی، اثر مقاومت های سری و شبکه ی تماس فلزی و بازتاب اپتیکی. در فصل 4 یک سلول را شبیه سازی کرده ایم. شبیه سازی به اینصورت انجام شده است که ابتدا یک سلول ایده آل شبیه سازی می شود و مرحله به مرحله متغیر هایی نظیر بازتاب، سایه سازی، هدایت موازی، مقاومت سری، جریان اشباع معکوس دیود های سلول و سرعت بازترکیب سطح جلو و عقب به سلول اضافه می شود تا سلول به یک سلول واقعی تبدیل شود. در فصل 5 چند مثال برای بهینه یابی سلول خورشیدی زده شده که بدین وسیله بازدهی سلول افزایش یافته است. مثال هایی که بررسی شده است عبارتند از افزایش طول عمر حامل ها، افزایش شکاف انرژی، بهبود مقاومت های سری و اضافه کردن بازتاب گرهای اپتیکی. در فصل 6 سلول خورشیدی بوسیله شبکه های عصبی مدلسازی شده است. نوع شبکه عصبی بکارگرفته شده برای مدلسازی پرسبترون می باشد. در فصل 7 نیز نتایج و پیشنهادات پایان نامه نوشته شده است.

تکنیک si یک حوزه جدید در پردازش اطلاعات نمونه برداری شده آنالوگ باز کرده است که مزایایی چون عدم نیاز به خازنهای خطی شناور و مناسب بودن برای عملکرد ولتاژ پائین در طرحهای سیگنال مخلوط شده ، را در فرآیندهای ساخت استاندارد cmos آسان می کند. با این امکان می توان مزیت های مدارهای آنالوگ ( ارتباط با دنیای واقعی ، سرعت بالاتر و مصرف توان کمتر ) را درکنار مزیت های مجتمع سازی cmos ( کاهش ولتاژ تغذیه ، امکان اجرای soc و... ) را برای بلوک اساسی آنالوگ مثل پالایه ها و حلقه های فاز قفل شده و... ، دارا بود. در فصل اول مروری مفصل بر کارهایی که در زمینه تکنیک si انجام شده، می کنیم. در فصل دوم به بررسی اصول تکنیک si می پردازیم و نسل اول، نسل دوم، نوع s^2 i و نوع کلاس ab سلولهای حافظه و سلولهای تاخیر معرفی می شوند. در فصل سوم خطاهای موجود در این روش با جزئیات بررسی می شوند و روشهای مقابله با این خطاها به طور مفصل بررسی می شوند. در فصل چهارم به معرفی آیینه جریان و سلول si پیشنهادی می پردازیم. در این فصل ساختار new high swing regulated cascode برای افزایش مقاومت خروجی و مقابله با خطای نسبت هدایت، و ساختار dummy cascode transistor برای مقابله با خطای cft معرفی می شوند و نتایج شبیه سازی موید این ساختارها خواهد بود. در فصل پنجم به طراحی پالایه های si موجی می پردازیم و یک پالایه نردبانی درجه سه بیضوی طراحی می شود. نشان داده می شود که چطور اجزای پالایه موجی را بر اساس اصول روش wdf از مرجع فعال گرفته و ترکیب این اجزاء را در سطح ترانزیستور انجام میدهیم. در حین روند طراحی یک روش جدید در تغییر مقیاس خروجی آیینه های جریان و دو مرحله بهینه سازی ضرایب گفته می شود. تمام ساختارهای ایجاد شده از جمله آیینه جریان و سلول si ، در این بررسی موردی به تایید می رسند. مقادیر بدست آمده خوب و قابل مقایسه هستند.

چکیده طی دهه های اخیر بر آنالیز غیرخطی مدارات الکترونیکی مطالعات بسیاری انجام گرفته است. روش هارمونیک بالانس انتخاب بسیار مناسبی برای تحلیل مدرات غیرخطی می باشد و این به دلیل بهره بردن این روش از هر دو تحلیل حوزه فرکانس و تحلیل حوزه زمان به صورت همزمان می باشد. این روش در استنتاج پاسخ موج پایدار از بیشمار کاربردهای میکروویو غیرخطی شامل تقویت کننده ها، میکسرها و اسیلاتورها به طور موثر استفاده می شود. در این تحقیق یک مدار با درجه غیرخطی ضعیف با استفاده از روش هارمونیک بالانس به صورت ریاضی آنالیز شده است. برای اینکه بتوان مدار را با معادلات ریاضی پیاده سازی کرد، باید از مدار معادل سیگنال کوچک قطعه فعال اطلاع کافی داشته باشیم، به عبارتی دیگر عناصر ذاتی شامل هر دو عناصر غیرخطی و خطی باید تعیین شوند. عناصر خطی مدل می توانند توسط پارامترهای s ترانریستور که به پارمترهای y تبدیل شده اند بدست آیند. تقویت کننده توان کلاس a بهترین خطسانی را نسبت به دیگر کلاس ها دارد، از این رو برای مثال ما مورد مناسبی است. یک تقویت کننده توان cmos کلاس a با طول گیت 0.5?m در ولتاژ تغذیه 2.8v در باند 2.5ghz در نرم افزار ads طراحی و شبیه سازی شده است، همچنین این مدار در نرم افزار matlab توسط روش هارمونیک بالانس با معادلات ریاضی پیاده سازی و با نتایج حاصله از ads مقایسه شده است. نتایج حاصل از شبیه سازی ها نشان دهنده روند بسیار دقیق تحلیل پیشنهادی می باشد که از اینرو می توان تحلیل مورد استفاده را در مدارات غیرخطی دیگر نیز به کار برد.

اخیرا، در صنعت درخواست برای شتاب سنج های mems با توان پایین برای کاربردهای مختلف اعم از نظامی و پزشکی،سیستم ناوبری،سیستم پایداری خودرو و... افزایش یافته است. شتاب سنج های mems شامل یک قسمت حسگر و مدار رابط الکترونیکی می باشد.در این پروژه ابتدا ساختار مناسب برای خروجی دیجیتال حسگر انتخاب شده و باتوجه به مزیت های مبدل ?? این مبدل به صورت سیستماتیک در نرم افزار متلب شبیه سازی شده سپس شتاب-سنج الکترومکانیکی ?? مرتبه 4 با حلقه فیدبک به صورت بهینه برای سنسور مورد نظر طراحی و تاثیر عوامل غیر خطی و عوامل غیر ایده ال قسمت الکترونیکی مانند: محدود بودن گین تقویت کننده، نویز ، محدودیت پهنای باند و ...پیاده سازی شده است. و به صورت سیستماتیک بررسی شده است. با توجه به نتایج به دست آمده یک تقویت کننده کلاس ab سوئیچ شونده طراحی شده است.

مبدل های آنالوگ به دیجیتال پایپ لاین که از رایج ترین مبدل های امروزی می باشند برای کاربردهای پر سرعت و وضوح متوسط قابل استفاده می باشند ولی توان مصرفی این مبدل ها چالش اصلی طراحی آن ها می باشند. خصوصا کاربردهای قابل حمل و مبتنی بر باتری، اهمیت توان مصرفی را افزایش می دهد. در این پایان نامه یک مبدل آنالوگ به دیجیتال پایپ لاین 8 بیتی با سرعت 1ms/s و توان مصرفی 2mw در تکنولوژی 0.18?m cmos طراحی و شبیه سازی شده است. فرکانس نمونه برداری تا 10ms/s قابل افزایش می باشد که امکان تبدیل سیگنال های با فرکانس 5mhz را فراهم می کند و بیانگر یک fom مناسب معادل 0.78 pj/(c.s) بوده که شایستگی مبدل را از نظر توان مصرفی نشان می دهد. از معماری 1.5b/stage در طراحی طبقات استفاده شده است که اصلاح دیجیتال خروجی ها و در نتیجه افزایش خطسانی را فراهم می سازد. از یک تقویت کننده عملیاتی دو طبقه تک سر برای تقویت سیگنال باقی مانده استفاده شده است که با یک روش جدید جبران سازی شده است. حذف مدار sha ورودی و تغییر در طرح زمان بندی سیگنال کلاک سبب بهبود توان مصرفی مبدل شده است.

این پایان نامه طراحی و بهینه سازی چهار مدار در فرکانس های بالا را مورد بررسی قرار می دهد. در ابتدا دو ساختار جدید lna باند پهن و باند باریک را مطرح می کنیم. ساختار lna پهن باند در یک رنج وسیع 3-10ghz و در تغییرات بهره کمتر از 3db طراحی شده است. در این ساختار توپولوژی current-reuse، فیدبک و فیلتر بالاگذر برای تطبیق ورودی، داشتن بهره بالا و عدد نویز کم در چند طبقه طراحی شده است. این طراحی با نرم افزار ads و در تکنولوژیcmos 0.18?m با ولتاژ تغذیه 1.2v به بهره ، حداقل عدد نویز (1.7) db و تطبیق ورودی کمتر از -7db رسیده است و سپس جهت داشتن پارامترهای خروجی مناسب از الگوریتم های تکاملی همانند الگوریتم ژنتیک در بهینه سازی این مدار و یک مدار باند پهن دیگر به عنوان نمونه جهت داشتن یک عرض باند فلت در کل باند فرکانسی استفاده کردیم. نتایج حاصل از الگوریتم ژنتیک ما را در رسیدن به بهره بالا، عدد نویز کم، تطبیق ورودی و خروجی مناسب و عرض باند کم در کل باند فرکانسی را برای ما به راحتی میسر کرد. از دیگر ساختارهای طراحی شده در این پروژه، طراحی یک lna باند باریک با ساختار تفاضلی می باشد. نتایج حاصله از این طراحی بدلیل استفاده از توپولوژی current-reuse و ساختار تفاضلی دارای بهره بالا، عدد نویز کم و تطبیق ورودی و خروجی مناسب در فرکانس 2.4 ghz می باشد. مزیت این ساختار بدلیل طراحی آن به صورت تفاضلی می باشد که این منجر به بهبود عملکرد این مدار در مدارات فرانت اند (lna/mixer) می شود. شبیه سازی با نرم افزار ads و در تکنولوژی 0.18?m cmos با ولتاژ تغذیه 1.2vبه بهره ای معادل 41db، عدد نویز 1.6db و تطبیق ورودی و خروجی -15db و -16db رسیده است. از دیگر اهداف اصلی در این پایان نامه رسیدن به یک طراحی مناسب برای فرانت اند کم نویز می باشد که در این راستا ما را به سمت طراحی lna و بهینه سازی آن سوق داد. برای رسیدن به این منظور از یک فرانت اند پرکاربرد در زمینه بیوتله متری قابل کاشت با عملکرد آن در دو باند فرکانسی 2.4/5.2 ghz استفاده کردیم و این ساختار را نیز در جهت رسیدن به یک گین تبدیل بالا، عدد نویز کم، تطبیق ورودی مناسب و خطی سازی خوب بهبود دادیم. در باند فرکانسی 2.4 ghz به گین تبدیل 16.8db عدد نویز 9db و iip3 ،-10dbm با پارامتر s11 برابر -27db رسیدیم و در 5.2ghz به گین تبدیل 16.2db عدد نویز 4.5db و iip3، -12dbm با پارامتر s11 برابر-18db رسیدیم.

بطور کلی موضوع اصلی این پایان‏نامه، آنالیز و طراحی تقویت‏کننده‏های کم نویز خطی می‏باشد. برای این منظور در ابتدا به اصلاح رفتار غیرخطی یک نمونه تقویت‏کننده‏ کم نویز پرداخته‏شده است بدین ترتیب که با اصلاح ساختاری در آن پارامتر نقطه برخورد ورودی (iip3 ) به اندازه 37db افزایش پیدا کرده و به مقدار +3dbm می‏رسد. البته این میزان خطسانی باعث کاهش گین مدار از 32db به حدود 22db ، افزایش 0.25db عدد نویز و افزایش 15% توان مصرفی شده‏است. همچنین برای اثبات درستی روش در جهت خطی‏کردن رفتار تقویت‏کننده هدف، آنالیزهای غیرخطی مربوط با استفاده از سری ولترا صورت گرفته است. در ادامه یک روش جدید برای خطی‏سازی توپولوژی فولدد کسکود جهت طراحی یک تقویت‏کننده‏ کم نویز با ولتاژ تغذیه پایین و توان مصرفی پایین ارائه شده است. طراحی در تکنولوژی 0.18µm cmos ، فرکانس 5ghz با ولتاژ تغذیه 0.6v می‏باشد. بر اساس این روش پارامتر iip3 درحدود 14db نسبت به تقویت کننده فولدد کسکود مرسوم افزایش داشته بدون اینکه تاثیر چندانی برروی پارامترهای دیگر مدار از جمله بهره، نویز و توان مصرفی داشته‏باشد. عدد نویز در این تقویت کننده 3.9db ، بهره 12.4db و توان مصرفی 1.27mw می‏باشد. چگونگی حذف مولفه‏های مرتبه سوم و اصلاح رفتار غیرخطی در ساختار جدید نیز بکمک روش سری ولترا تحلیل شده است. کلیه طراحی‏ها و شبیه‏سازی‏ها در این پایان‏نامه با استفاده از نرم افزار advanced design system (ads2009) در تکنولوژی 0.18µm cmos و با استفاده از کتابخانه tsmc شبیه‏سازی صورت گرفته است.

در سالهای اخیر ، رشد و توسعه تجهیزات مخابرات سیار و سیستم های قابل حمل سبب شده محققان و طراحان rf بر روی مدارات با ولتاژ و توان مصرفی کم تمرکز بیشتری داشته باشند . امروزه اکثر سیستم ها به صورت بیسیم می باشند و کاهش توان مصرفی امری ضروریست که سبب افزایش طول عمر باطری می شود . یکی از مهمترین بخش های گیرنده تقویت کننده کم نویز است که به عنوان اولین طبقه هر گیرنده محسوب می شود . مهمترین ویژگی lna عدد نویز کم و گین بالاست . عدد نویز این تقویت کننده به صورت مستقیم به عدد نویز کل گیرنده اضافه می شود . برای سیستم های بیسیم با برد کم مثل wlan ، طول عمر باطری اهمیت بیشتری دارد . در این پروژه چندین مدار lna با ولتاژ و توان مصرفی کم طراحی و شبیه سازی شده است . دو ساختار folded cascode ، یکی با رویکرد ولتاژ و توان مصرفی فوق العاده کم و دیگری با گین بالا نویز کم و ولتاژ کم در فرکانس کاری gps طراحی و شبیه سازی شده است . یکی از روشهای افزایش گین، استفاده از تکنیک gm-boosting می باشد. این تکنیک بر روی ساختار folded cascode پیاده سازی شده است. همانطور که می دانیم با استفاده از تکنیک دژنراسیون سلفی ، رسیدن به بخش حقیقی? 50به راحتی امکان پذیر است اما گین مدار کاهش می یابد و برای جبران آن باید توان بیشتری مصرف شود . حال اگر از مقاومت پارازیت گیت برای تطبیق امپدانس ورودی استفاده شود ، هدایت موثر انتقالی ترانزیستور افزایش یافته و گین مدار بهبود می یابد . ساختارهای جدیدی معرفی شده که ولتاژ و توان کمی مصرفی می کنند که برای کاربرد در سیستم های wlan طراحی و شبیه سازی شده اند.

در این پایان نامه فیلتر بیضوی پایین گذر در تکنولوژی ?m cmos 18/0 طراحی و شبیه سازی خواهد شد. این فیلتر بر اساس ساختار ota-c می باشد و کاربرد آن در دستگاه موج نگاری مغز می باشد. پهنای باند این فیلتر چهار باند موج مغز را پوشش می دهد و در فرکانس hz50 که مربوط به برق شهر بوده و به صورت نویز روی سیگنال های مغز ظاهر می-شود تضعیفی نزدیک به db60 دارد. تقویت کننده عملیاتی ترارسانا در ناحیه زیر آستانه بایاس شده و ترارسانایی آن برابر به na/v4/1 می-باشد. این ترارسانایی کم، امکان استفاده از خازن های کوچک را فراهم می کند که در نتیجه این فیلتر به صورت مدار مجتمع به راحتی پیاده سازی شده و برای دستگاه موج نگاری مغز مناسب می باشد. نتایج شبیه سازی نشان از کیفیت بسیار خوب فیلتر طراحی شده دارد. فصل اول این پایان نامه شامل خلاصه ای از طراحی فیلتر پایین گذر با استفاده از تقویت کننده عملیاتی ترارسانا و خازن در دستگاه موج نگار مغز می باشد. در فصل دوم انواع فیلترها و شیوه های متفاوت پیاده سازی آنها معرفی خواهیم کرد. در فصل سوم به بررسی و مقایسه تقویت کننده های عملیاتی ترارسانا بویژه با ترارسانایی پایین خواهیم پرداخت. در فصل چهارم چگونگی پیاده سازی یک فیلتر بیضوی با ساختار نردبانی با کمک تقویت کننده عملیاتی ترارسانا را بیان می-کنیم. در فصل پنجم یک فیلتر بیضوی پایین گذر مرتبه پنچ را با استفاده از تقویت کننده عملیاتی ترارسانا شبیه سازی کرده و نتایج آن را ارائه خواهیم کرد و در فصل ششم جمع بندی و ارائه پیشنهاداتی به جهت ادامه کار را خواهیم داشت.

در این پایان نامه پارامترهای مهم در مدارات دیجیتال توضیح داده شده و چند سلول جمع کننده متداول مورد بررسی قرار گرفته است. ایده های مختلفی که در پیاده سازی مدارات جمع کننده وجود داشته، شبیه سازی شده است. در پیاده سازی مدار سلول جمع کننده، در بعضی از مقالات طبقات ورودی و در بعضی دیگر طبقات خروجی متفاوت است. در مقالات متفاوت از منطق های cmos مکمل، نسبتی، ترانزیستور عبوری مکمل، گیت های انتقال، تابع اکثریت استفاده شده است. همه مدارات جمع کننده پایان نامه توسط نرم افزار hspice در تکنولوژی cmos tsmc 0.18µm شبیه سازی کرده و به نتایج شبیه سازی مقالات رسیده ایم و مدارات را با هم مقایسه کرده ایم. ما طبـقه ورودی را تغییر داده، از منطق ترانزیستور عبوری استفاده کرده و شبیه سازی کرده ایم و به توان مصرفی، زمان تاخیر و درنتیجه pdp بهتری رسیدهایم. در دو جمع کننده طبقه خروجی cout را تغییر داده و بعد از شبیه سازی به نتایج بهتری رسیده ایم. به عنوان نمونه مداری را در گوشه های پروسس، ولتاژهای تغذیه متفاوت و گوشه های دمایی شبیه سازی کرده ایم.

در vin=|4.4|v و بالاتر بازده انتقال توان و بازده انتقال ولتاژ این یکسوساز برای رنج وسیعی از دامنه سیگنال ورودی ac، 90% و بالاتر می باشد. درvin=|5|v این دو مقدار 91% می باشند.نتایج شبیه سازی نشان دهنده توانایی بالای این یکسوساز در عملکرد در جریان های بار بالا می باشد. در vin|=|2.17|v این یکسوساز قادر به تحویل 20.2ma جریان به بار می باشد. در vin=|5|v این جریان به 42.1ma می رسد. این مقدار برای تمام تراشه های کاشتنی کافیست و تقریبا دو برابر مقداریست که اخیرا در vin=|5|v و فرکانس 10mhzدر [25] گزارش شده است.یکسوساز پیشنهاد شده در این مرحله تنها برای ولتاژ های پایین شبیه سازی و بهینه سازی شد. نتایج شبیه سازی نشان دهنده افزایش قابل ملاحظه بازده انتقال ولتاژ این یکسوساز در کل بازه 0v تا 0.9v در مقایسه با قسمت 6-1 و مرجع [25] می باشد.در دامنه سیگنال ورودی vin=|0.4|v بازده انتقال ولتاژ و بازده انتقال توان این یکسوساز به ترتیب 70.3% و 68.3% می باشد. این مقادیر در vin=|0.5|v به ترتیب به82% و 69% می رسد. در vin|=|0.8|v و vin=|0.9|v بازده انتقال ولتاژ به 83% می رسد.

در سالهای اخیر ، رشد و توسعه تجهیزات مخابرات سیار و سیستم های قابل حمل سبب شده محققان و طراحان rf بر روی مدارات با ولتاژ و توان مصرفی کم تمرکز بیشتری داشته باشند. امروزه اکثر سیستم ها به صورت بی سیم می باشند و کاهش توان مصرفی امری ضروریست که سبب افزایش طول عمر باطری می شود. یکی از مهمترین بخش های گیرنده rf میکسرمی باشد. مهمترین ویژگی میکسر بهره تبدیل بالا و iip3 مناسب می باشد. برای سیستم های بی سیم با برد کم مثل wlan، طول عمر باطری اهمیت بیشتری دارد. در این پروژه مداراتی برای میکسرهایی با ولتاژ و توان مصرفی کم طراحی و شبیه سازی شده است. در ساختار اول ورودی های مدار به طور همزمان به یک طبقه داده شده اند. سیگنال lo به صورت همزمان به گیت و بدنه ترانزیستور اعمال شده و ورودی rf به سورس همان ترانزیستور اعمال شده است. به جهت افزایش گین، از یک طبقه سورس مشترک که از تکنیک dtmos بهره می برد، در خروجی استفاده شده است. این تکنیک بر روی هر دو ساختار پیاده سازی شده است.همچنین در هر دوطرح از ساختار گیت مشترک برای دستیابی به کاربردهایی با پهنای باند وسیع استفاده شده است. ساختارهای جدید معرفی شده تنها با ولتاژ مصرفی 0.5 ولت کار می کنند و در نتیجه توان مصرفی مدار بسیار کاهش پیدا کرده است. همچنین با بکارگیری روش خطیسازی، خطسانی مدارات میکسربهبود یافته است. مدارات در نرم افزار ads طراحی و شبیه سازی شده اند.

افزایش کاربرد مخابرات بی سیم به طراحی و بهینه سازی تقویت کننده های توان به عنوان جزء لاینفک سیستم های فرستنده گیرنده rf نیاز دارد. در یک تقویت کننده توان پر بازده، افزایش حتی چند درصدی بازده منجر به کاهش توان مصرفی به مقدار قابل ملاحظه ای می شود که این به منزله دسترسی به توان های بالاتر با استفاده از قطعات کمتر و حجم و هزینه پایین تر می باشد. تقویت کننده های کلاس e، یکی از پر بازده ترین تقویت کننده هایی هستند که تاکنون شناخته شده اند. در این پایان نامه به تحلیل کامل این تقویت کننده ها و ملاحظات عملی طراحی آنها پرداخته شده است. همچنین به عنوان یکی از موارد پرکاربرد این تقویت کننده ها به طراحی و شبیه سازی یک تقویت کننده توان کلاس e برای کاربرد های wlan پرداخته و در نهایت نشان داده شده است که با بکارگیری تکنیکهای مدولاسیون توان، می شود هم رنج توان خروجی در دسترس را افزایش داد و هم بازده را در این رنج تا حدودی حفظ کرد. این موارد به عنوان یک ضرورت در طراحی فرستنده گیرنده های قابل حمل تلقی می شود.

همان طور که می‎دانیم تقویت کننده‎های توان یک بخش ضروری و حیاتی در فرستنده‎های مخابراتی می‎باشند که وظیفه اصلی آنها تقویت سیگنال ارسالی به سطح مطلوبی از توان می‎باشد بطوریکه بوسیله گیرنده، سیگنال اصلی قابل آشکارسازی باشد. یکی از تکنولوژی‎های بسیار پر کاربرد در جهان امروز استفاده از شبکه‎های محلی بیسیم می‎باشد که کاربران به کمک این تکنولوژی قادر هستند بدون نیاز به سیم، به شبکه متصل شوند. در این تحقیق سعی شده است تا مدار یک تقویت کننده توان کلاس e جهت کار در فرکانس 2.4ghz برای کاربردهای wlan که نیازهای استاندارد 802.11b ieee را تامین نماید، طراحی شود. در فصل اول مفاهیم پایه در مورد تقویت کننده‎های توان و چالشهای مهمی که در ارتباط با افزایش راندمان و توان خروجی و حتی رفتار خطی که یک تقویت کننده توان با آن مواجه است، ارائه می شود. در پایان این بخش مقایسه‎ای بین ساختارها و انواع ترانزیستورهایی که از آنها می‎توان در طراحی تقویت کننده‎های توان استفاده کرد، صورت گرفته است. در فصل دوم کلاسهای مهم تقویت کننده‎های توان و نحوه دسته بندی این کلاسها به همراه توضیحات مختصری در مورد ساختار تقویت کنند‎های توان کلاس a و b و ab و c و d ارائه شده است. در دو فصل بعد به ترتیب مسائل مهم مربوط به طراحی و پیاده سازی تقویت کننده‎های توان با راندمان کاری بالا یعنی کلاسهای e و f و مثالهای عملی از ساخت این دسته از تقویت کننده‎ها ارائه شده است. در فصل پنجم راهکارهایی در خصوص بهبود و بهینه سازی عملکرد تقویت کننده‎های توان کلاس e ارائه گردیده است. در فصل ششم روش طراحی و نتایج حاصل از شبیه سازی مدار یک تقویت کننده توان کلاس e برای فرکانس کاری 2.4ghz و کاربردهای wlan تشریح شده است. در فصل هفتم جزئیات طراحی مدار به منظور افزایش پهنای باند جهت کاربردهای پهن باند در فرکانـس های کاری 2.4ghz با استفاده از فیلتر باتـروث ارائه شده است همچنین به منـظور بـهره بردن از مـزایای پیاده سازی خطوط انتقال به جای عناصر لامپی در تقویت کننده های توان جـهت کاربردهای فرکانس بالا سعی شده است مدار نـهایی طراحی شده در این فصل با استفاده از خطوط میکرو استریپ طراحی و نتایج شبیه سازی آن ارائه گردد. مدار تقویت کننده توان فوق قادر است به ازای توان ورودی معادل با 0dbm در فرکانس کاری 2.4 ghz توان خروجی برابر با 222mw و گینی معادل با 24.456 db برای بار خروجی فراهم نماید. همچنین راندمان و بازده افزوده توان برای مدار ارائه شده در این تحقیق به ترتیب برابر با 79.2% و 74.7% می‎باشد. در پایان نتایج حاصل از شبیه سازی مدار ارائه شده در این تحقیق با سایر تقویت کننده‎های توان کلاس e که در طول سال‎های اخیر ارائه شده مقایسه و نتیجه گیری به عمل آمده است.

در این گزارش ابتدا به بررسی مدار معادل و المانهای معادل سلف خواهیم پرداخت و سپس عملکرد سلفهای cmos، انواع مختلف سلفهای مجتمع و توپولوژی های مختلف ساخت سلف مورد بحث قرار خواهند گرفت. تکنولوژیهای مختلف ساخت سلف از قبیلmems ،gaas، soi cmos، vlsi cmos و چندین روش برای بهبود ضریب کیفیت سلف نیز معرفی شده است. در مدارات مجتمع، به سلف داخل تراشه با ضریب کیفیت بالا و فرکانس خود رزونانس بالا نیاز است؛ در صورتی که سلفهای داخل تراشه که بر روی زیرلایه های سیلیکونی ساخته می شوند به علت تلفات اهمی و تلفات زیرلایه به موجب تزویج خازنی و مغناطیسی، از ضریب کیفیت پایینی برخوردار هستند. از این رو تکنیک هایی برای کاهش تلفات پیشنهاد شده است که در پی آن افزایش ضریب کیفیت را در بر خواهد داشت. تکنیک هایی از قبیل پیاده سازی سلف در لایه های فلزی ضخیم برای بهبود عملکرد سلف های یکپارچه، پوشش زمین الگو داده شده که با یک لایه فلز یا با استفاده از نزدیک ترین لایه ی پلی سیلیکون به زیرلایه برای حداقل کردن نفوذ میدان الکتریکی و کاهش جریان های گردابی القاء شده توسط میدان مغناطیسی به جهت محدود شدن بخشی از زیرلایه سیلیکونی پراتلاف با مقاومت ویژه پایین، پیشنهاد شده است. در این پایان نامه، چندین سلف مارپیچ مربعی شبیه سازی شده است. جهت شبیه سازی سلفهای مارپیچ از نرم افزار ansoft hfss استفاده گردیده است و نتایج به دست آمده بر اساس تکنولوژی 0.18?m cmos می باشد. هدف از انجام این پروژه بهبود پارامترهای سلف به ویژه ضریب کیفیت سلفهای مارپیچ است که با استفاده از روشهای بهبود ضریب کیفیت این هدف محقق شده است. ابتدا سلف در لایه های فلزی با ضخامت بالا طراحی شده است که به سبب افزایش فاصله بین سلف یکپارچه و زیرلایه سیلیکونی و افزایش ضخامت خطوط مارپیچ، به ترتیب تزویج خازنی به زیرلایه و تلفات مقاومتی کاهش یافته و در نتیجه ضریب کیفیت سلف بهبود خواهد یافت. سپس از یک پوشش زمین الگو داده شده جهت افزایش ضریب کیفیت سلف یکپارچه استفاده شده است. این پوشش زمین از جنس پلی سیلیکون میباشد که در لایه فلزی m3 با ضخامت 0.4?m طراحی شده است. این پوشش زمین که در راستای عمود بر جهت جریان شکسته شده، محافظ کاملی را ایجاد میکند که از نفوذ میدان الکتریکی به داخل زیرلایه جلوگیری میکند؛ زیرا جریان نشتی در زیرلایه علت اصلی تخریب عملکرد سلف است. از این رو ضریب کیفیت سلف از 14.8314 به 15.4249 افزایش می یابد. این روش به آسانی و بدون هیچ فرآیند اضافی می تواند به کار برده شود.

طراحی اسیلاتور با نویز فاز کمتر، همواره مدنظر طراحان بوده است. در میان اسیلاتورهای مختلف، اسیلاتورهای lc به دلیل عملکرد نویز فاز بهتر، مصرف توان کمتر، ساختار تفاضلی و پیاده¬سازی آسان نسبت به سایر اسیلاتورها نقش مهمی را در طراحی مدارهای فرکانس بالا ایفا می¬کنند. ابتدا مروری بر برخی از روش¬های کاهش نویز فاز انجام شده و یک روش با استفاده از نرم¬افزار ads شبیه¬سازی شده است. در ادامه، آنالیز تفصیلی کاهش نویز فاز از طریق تزریق سیگنال کوچک مورد تحلیل قرار گرفته است. ابتدا اسیلاتور تحت تزریق سیگنال، مورد بررسی و آنالیز قرار گرفته، سپس ماکزیمم فاصله فرکانس تزریق از مقدار واقعی فرکانس نوسان، به ازای تزریق دامنه مشخصی از سیگنال، محاسبه شده و به دنبال آن، به تحلیل ناحیه قفل اسیلاتور پرداخته شده است. در ادامه، بررسی و تحلیل رفتار مدار پیشنهادی پس از اعمال روش یاد شده، به عنوان روشی قابل پیاده¬سازی در انواع مختلف اسیلاتور]1[، صورت گرفته و تأثیر تزریق در هارمونیک¬های فرکانس اصلی، در کاهش نویز فاز مورد ارزیابی قرار گرفته است. نتایج حاصل از شبیه¬سازی و محاسبات انجام شده حاکی از آن است که ماکزیمم دیتیونینگ فرکانس (نصف رنج قفل) به ازای تزریق ω_e=ω_0 برابر با ∆ω_max≈2π*(1.6633 mhz) و در تزریق ω_e=3ω_0 برابر با ∆ω_max≈2π*(5.8642 mhz) خواهد بود. این امر مؤید تأثیر بیشتر هارمونیک¬ سوم در ایجاد ناحیه قفل وسیع¬تر برای اسیلاتور است که مفهوم آن این است که کاهش نویز فاز در بازه گسترده¬تری رخ می¬دهد.

سلف مجتمع یک المان ضروری در طراحی مدارهای مجتمع فرکانس رادیویی می¬باشد. در کاربردهای فرکانس بالا ضریب کیفیت یکی از مهم¬ترین پارامترها در تعیین شایستگی مدار است. سلف هم یک المان موثر در تعیین ضریب کیفیت و فرکانس کاری مدار به شمار می¬رود و طراحی آن باید همانند دیگر المان¬های پسیو در مدار مورد توجه باشد. در میان انواع سلف مجتمع، سلف اسپیرال به طور رایج به کار می¬رود. به همین دلیل مطالعه¬ی پارامترها، روش¬های بهینه سازی و بالا بردن ضریب کیفیت آن از جمله موضوعات مهم در طراحی مدارهای مجتمع می¬باشد. با توجه به مطالب فوق، این مجموعه به بررسی سلف¬های اسپیرال و روش¬های بهتر کردن عملکرد آن در فرکانس¬های کاری متفاوت می-پردازد. از طرف دیگر مدار معادل سلف با استفاده از المان¬های فشرده¬ی rlc یک ابزار لازم در طراحی و تعیین رفتار سلف بوده و به طور چشم گیر زمان محاسبه را کاهش می دهد. با استفاده از یک مدار معادل دقیق می¬توان رفتار سلف را در فرکانس¬های کاری مختلف ودر تکنولوژی ساخت و تاثیر عوامل پارازیتیک روی آن بررسی کرد. به همین دلیل در ادامه تعدادی مدار معادل که در فرکانس¬های مختلف ارائه شده¬اند معرفی می¬شوند. پس از تکمیل همه¬ی این مراحل سلف مجتمع بطور عملی در یک مدار کاربردی در نظر گرفته شد. سپس رفتار آن در فرکانس کاری مدار بررسی و بهترین ساختار در سلف برای عملکرد مطلوب بهینه سازی شد. در نهایت روابطی هم با دقت کافی برای محاسبه¬ی پارامترهای مدل سلف در ساختار بهینه پیشنهاد شد.

بلوک تغذیه ازجمله بخشهای مهم واسا‎سی هرتراشه مجتمع امروزی می‎باشد . درحالت کلی، ازرگولاتورهای ولتاژخطی، به منظورتغذیه بخش آنالوگ سیستم که ازحساسیت بیشتری نسبت به نویز برخورداراست، همچنین برای تولید یک ولتاژخروجی پایدار و دقیق در وسایل قابل حمل، استفاده می‎شود. در این‎گونه مدارات بدون توجه به اندازه ولتاژ ورودی، جریان خروجی، دمای محیط ونویز تزریق شده از سوی مدارهای دیگر می‎توانند ولتاژخروجی پایدار و ثابتی تولید کنند. دراین پروژه با بررسی معیارهای شایستگی مدارات band gap از جمله ضریب خطی و psrrوپاسخ حالت گذرا وهمچنین چالش‎های این مدارات از جمله ولتاژ آفست، کاهش امپدانس خروجی، وسرعت این مدارات، تغییر درمقاومت‎ها، عدم تطابق در ترانزیستورها، در این کار تصمیم شد که این چالش‎ها به مدارات اعمال شود و تاثیرآن بر معیارهای شایستگی از جمله ضریب خطی وpsrr ونویز بررسی گردد ودرادامه کار روشی برای حذف و بهبود این چالش‎ها برای مدارات مطرح گردید وهمچنین مقایسه‎ایی بین این معیارها در حالت اعمال وحذف این چالش‎ها به مدارات صورت گرفت. در ادامه کار به ساختار جدیدی از مراجع ولتاژ با قابلیت جریان‎دهی بالا و ضریب وابستگی دمایی کم (دارای ضریب خطی مناسب) که درپردازش سیگنال‎های آنالوگ به کار می‎رود می‎پردازیم، به گونه‎ای که در این ساختار سعی شده است که از ترانزیستورهای bjt برای ولتاژهای ctat وptat استفاده نشود، چون که در فرآیند ساخت ترانزیستورهای bjt مشکل وجود دارد و همچنین در برخی موارد، مدل های شبیه سازی دقیقی برای آن‎ها در دسترس نیست. درنتیجه غالبا ساختارهای استاندارد بر مبنای ترانزیستورهای ماسفت محبوبیت بیشتری دارد. ازطرفی همان طور که قبلا عنوان شد با این ساختار می‎توان به امپدانس خروجی کم رسید واز یکی چالش‎های اصلی مداراتband gap را بهبود داد. با توجه به گفته‎های بالا قابلیت جریان‎دهی بالا این توانایی رابه ما می‎دهد که مرجع ولتاژ بتواند نویز موجود درگره حساس خروجی را به خارج هدایت نماید و به طور همزمان، جریان dc و acبا دامنه زیادرا در بار تامین کند. یکی دیگر از مسائل مهم درطراحی قابلیت مجتمع شدن (سطح اشغالی تراشه) می‎باشد که دراین راستا می‎توان از خازن‎های ماسفت به جای خازن‎های خطی استفاده گردد، از طرف دیگر استفاده از اثر میلری باعث می‎گردد که خازن‎های نسبتا کوچک که قابلیت مجتمع شدن را دارند استفاده شود.

در این پایان¬نامه طراحی مدارهای cmos در فرکانس¬های با طول موج میلیمتری مورد بررسی قرار گرفت و عملکرد قطعات فعال و غیرفعال در این فرکانس¬ها بیان شد. به¬دلیل اثرات پارازیتی موجود در فرکانس¬های بسیار بالا، مدل قطعات شامل سلف، خازن و خط انتقال، باید با استفاده از آنالیز جریان¬های شارش یافته در زیرلایه و سایر قسمت¬های قطعه، در نرم¬افزارهای شبیه¬سازی سه بعدی الکترومغناطیسی به¬دست ¬آید. طراحی این قطعات در فرکانس¬های بالا نیازمند استفاده از روش¬های نوین، مانند استفاده از شیلد در زیر هادی سیگنال، به¬منظور کاهش تلفات زیرلایه و اثرات پارازیتی موجود است. به منظور استفاده از سلف مجتمع، مدل دقیق و کارامدی مورد نیاز است. در این تحقیق مدل کوپل شده به زیرلایه که برای شبیه¬سازی در فرکانس بالاتر از فرکانس رزونانس مناسب است، معرفی شد و معادله¬های به¬دست آمده برای پارامترهای مدل با استفاده از روش برازش داده بیان شد. هم¬چنین مدل مداری خازن مجتمع بیان شد و تلفات زیرلایه با قراردادن شیلد بین خازن و زیرلایه کاهش یافت و با استفاده از ساختار انگشتی ضریب کیفیت خازن بهبود پیدا کرد. در ادامه ساختارهای خط انتقال برای عملکرد تا فرکانس¬های 110ghz معرفی شدند و طراحی خطوط انتقال swtl و acw، برای دسترسی به ضریب کیفیت بالا و کاهش طول موج با کاهش سرعت، معرفی و مورد بررسی قرار گرفت. به¬منظور افزایش فرکانس بهره واحد ترانزیستور در فرکانس¬های با طول موج میلیمتری، تکنولوژی¬های کوچک مورد استفاده قرار می¬گیرند. این ترانزیستورهای کوچک با اعمال ولتاژ بایاس بزرگتر از ولتاژ شکست، دچار شکست می¬شوند. بنابراین در طراحی موج میلیمتری، ولتاژ تغذیه باید کاهش یابد. پس از بررسی طراحی مدار در سطح قطعه ، عملکرد طراحی در سطح مداری مورد بررسی قرار گرفت. چالش¬ها و روش-های طراحی تقویت¬کننده lna در طول موج میلیمتری بررسی شد و روش crca برای افزایش بهره بیان شد. هم¬چنین یک روش پیشنهادی برای طراحیlna در فرکانس 60ghz با پایداری بالا و ولتاژ و توان مصرفی بیان شد. بااستفاده از روش بایاس بدنه، ولتاژ آستانه ترانزیستورها کاهش یافت و امکان طراحی در ولتاژ پایین فراهم شد. lna پیشنهادی دارای ولتاژ تغذیه 0.5v با توان مصرفی 3.6mv است که در مقایسه با مقاله¬های مشابه کاهش چشمگیری داشته است. مدار تطبیق ورودی lna بر مبنای امپدانس نویز بهینه، طراحی شده که علاوه¬بر ایجاد ایزولاسیون ورودی بالا، نویز فیگر مدار را نیز کاهش داده است. در فرکانس کار s11=-27db و عدد نویز مدار 4.8db به¬دست آمده¬اند. برای ایجاد مصالحه بین پایداری و بهره مدار، از سلف 55ph در سورس ترانزیستورها استفاده شده است. مقدار بهره توان lna برابر 10.8db، ضریب پایداری 3.3 و تلفات بازگشتی ورودی -22db محاسبه شده¬اند. شبیه¬سازی¬های مداری در نرم¬افزار ads در تکنولوژی 0.13µmcmos و با کتابخانه tsmc انجام شدند. تمامی مدارهای تطبیق ورودی و خروجی و سلف¬های موجود در سورس ترانزیستورها با خطوط انتقال مایکرواستریپ پیاده سازی شده¬اند. به¬منظور مدل¬سازی دقیق این خطوط، مدل زیرلایه موجود در نرم¬افزار ads با تغییر دو پارامتر گذردهی الکتریکی و تانژانت تلفات دی الکتریک، اصلاح شده است. دقت مدل استفاده شده با شبیه¬سازی خط انتقال با طول 100µm در تکنولوژی 0.13µmcmos در نرم¬افزار hfss و مقایسه نتایج حاصل با نتایج نرم¬افزار ads، مورد تایید قرار گرفته است.

این گزارش در مورد انواع شارژپمپ ها که برای ایجاد ولتاژ بالاتر استفاده می شوند و پارامترهای اساسی آنها توضیح می دهد. در نهایت در مورد بازده و ریپل ولتاژ شارژپمپ طراحی شده بحث می شود. ریپل ولتاژ پایین برای بسیاری از مدارات جزو پارامترهای مهم می باشد. اگر ریپل ولتاژ خروجی بسیار بزرگ باشد، عملکرد شارژپمپ که تامین توان می باشد، تنزل پیدا می کند.پارامتر مهم دیگر بازده می باشد. شارژپمپ با بازده پایین، توان زیادی را برای دستگاه های قابل حمل تلف می کند، که در این گزارش ریپل و بازده ولتاژ به ازای فرکانس ها، ولتاژهای ورودی و خازن بارهای متفاوت تحلیل و گزارش شده است. مزیت مدار طراحی شده ریپل کم و بازده ولتاژ بالای آن می باشد. ریپل ولتاژ پایین و بازده بالا(ولتاژ خروجی بالا) پارامترهای مهمی برای شارژپمپ هستند ریپل ولتاژ خروجی بالا و بازده پایین باعث تنزل مدار وتلفات بالای مدار می شوند و عملکرد شارژپمپ که تامین توان می باشد، تنزل پیدا می کند. مزیت مدار طراحی شده ریپل کم و بازده ولتاژ بالای آن می باشد. همانطور که در جدول 6-1 مشاهده می شود، این کار نسبت تبدیل (m) بالاتری در تعداد طبقات (n) دارد. this work 2011[12] 2009[17] 2003[16] 0.18µm 0.35 µm 130 nm 0.18 µm process 4 5 4 5 stage number 1.8 1.8 1 1.8 supply voltage(v) 7 8.2 4.25 10.1 output voltage(v) 97.2 91.1 85 93 conversion ratio(%)

رشد روز افزون فناوری بی سیم همراه و در خواست ها برای سیستم هایی با عمر باطری بیشتر، نیاز به توجه بیشتر به سوی طراحی هایی با مصرف توان کمتر را ایجاب می کند. در این بین تقویت کننده های توان به دلیل مصرف توان زیاد، نیاز به طراحی دقیقی دارند. تلاش های زیادی برای افزایش بازدهی تقویت کننده های توان چه در سطح مداری و چه در سطح سیستمی صورت گرفته است. در سطح مداری، یکی از پرکاربردترین روش ها استفاده از تقویت کننده های توان سوئیچ شونده، به ویژه تقویت کننده های کلاس e می باشد. در تقویت کننده ی کلاس e به دلیل بهره گیری از شرایط سوئیچ شوندگی نرم و عدم انطباق ولتاژ و جریان المان فعال، بازده 100% در تئوری قابل حصول است. البته، عوامل غیر ایده آل مربوط به المان فعال همچون مقاومت حالت روشن غیر صفر، زمان گذار روشن به خاموش غیر صفر و اندوکتانس پارازیتی، و همچنین ضریب کیفیت محدود المان های غیر فعال باعث تنزل بازدهی آنها می شوند. در نظر نگرفتن عوامل پارازیتیکی در طراحی تقویت کننده ی کلاس e می تواند به عملکرد بد تقویت کننده یا خرابی آن منجر شود. بنابراین نیاز به بررسی دقیق تأثیر چنین المان های داریم. توان خروجی و فرکانس کاری تقویت کننده های توان، همچنین، دو مشخصه ی اصلی از تقویت کننده های توان را شامل می شوند. برای حصول توان های بالا از تقویت کننده ی کلاس e، نیاز به استفاده از مقاومت های بار کوچک و یا ولتاژ تغذیه ی بالا می شود، که اولی باعث افزایش تلفات المان فعال و شبکه ی تطبیق خروجی و دومی باعث افزایش ولتاژ استرس بر روی المان فعال می شود. خازن خروجی ترانزیستورها عامل محدودیت فرکانس کاری تقویت کننده کلاس e در فرکانس های بالا می باشد که مقدار خازن بهینه موازی با این خازن قابل مقایسه می شود. در این تحقیق، شبکه بار جدیدی برای تقویت کننده ی کلاس e پیشنهاد شده است. این ساختار به تقویت کننده امکان استفاده از مقاومت بار و خازن موازی بزرگتر را می دهد و ظرفیت توان تقویت کننده را افزایش می دهد. افزایش مقاومت بار به افزایش بازدهی تقویت کننده کمک می کند و افزایش خازن موازی امکان افزایش فرکانس کاری برای یک المان فعال مشخص را فراهم می کند. همچنین، مقدار هارمونیک موجود روی مدار رزونانس کاهش یافته که امکان استفاده از ضریب کیفیتهای پایین تردر مقایسه با ساختار ابتدایی کلاسe را امکان پذیر می سازد. در این طراحی ابتدا شبیه سازی ها با استفاده از سلف های ایده آل و در ادامه شبیه سازی با استفاده از سلف های اسپایرال انجام و مقایسه شده است. مدار پیشنهادی، جهت کار در فرکانس 2.4ghz برای کاربردهای wlan که نیازهای استاندارد 802.11b ieee را تأمین می نماید، طراحی شده است. مدار پیشنهادی در فرکانس کاری 2.4ghz و به ازای ولتاژ تغذیه 1.8v ، قادر است بهره ای برابر با 23.2db و توان خروجی در حدود 230mw برای بار خروجی 50? فراهم نماید. همچنین بازده افزوده توان مدار و راندمان به ترتیب برابر با 84.3% و 80.4% می‎باشد.

طراحی و ساخت اولین vco فرکانس ثابت قابل برنامه ریزی جهت کاربرد در گیرنده¬ی استاندارد بی سیم درتکنولوژی tsmc cmos o.18um است. نوسان ساز کنترل شونده با ولتاژ، یک بخش مهم از pll یا سنتز کننده ی فرکانسی است که در اغلب فرستنده ـ گیرنده های مخابراتی استفاده می شود. روند رو به رشد ارتباطات مخابراتی بی سیم منجر به افزایش تقاضا برای محصولات بی سیم با اندازه ی کوچک تر، مصرف توان و قیمت تمام شده¬ی کمتر شده است. از این رو تمایل برای به کارگیری شیوه¬های جدید در مدولاسیون افزایش یافته است. استفاده از این مدولاسیون ها باعث حساسیت به نویز فاز اسیلاتور می شود. نوسان ساز کنترل شونده با ولتار (vco) در واقع نوسان سازی است که فرکانس خروجی آن را می توان با تغییر یک ولتار ورودی تغییر داد. هدف از این پروژه طراحی یک vco برای کاربرد سیستم های گیرنده چند باندی از قبیل موبایلها و نسلهای مختلف موبایلها و ... می باشد. این نوسان ساز باید مشخصات مطرح شده در استانداردهای فوق را ارایه نماید. از آنجایی که در ieee802.11a,b از مدولاسیون های پیشرفته استفاده می شود لازم است که مدار طراحی شده نویز فاز پایینی داشته باشد. از این رو در این پایان نامه از چند روش جدید برای کاهش نویز فاز در محدوده¬ی وسیع فرکانسی استفاده شده است. همچنین این مدار برای یک سیستم قابل حمل تعریف شده است و از این رو توان مصرفی آن مهم بوده و باید در حد امکان پایین باشد. با توجه به رابطه ی توان مصرفی با نویز فاز می توان با تنظیم توان مصرفی مدار، نویز فاز حاصله را تنظیم نمود. از این خاصیت جهت کاهش توان مصرفی vco در مواقعی که نویز فاز بیشتری قابل تحمل است استفاده می گردد. در مدار مورد نظر از تکنیکهای 1- all pmos 2- بافر فیدبک خازنی 3- سلفهای اثر متقابل دیفرانسیلی 4- بهینه سازی توان مصرفی 5- از moscap در حالت accumulation استفاده کرده ایم و با بررسی و بهینه سازی نویز فاز در اسیلاتورهای کنترل شده با ولتاژ در lc vco و در چهار باند 2.4، 2.5، 4.7 و 5ghz با ولتاژ تغدیه یک ولت و توان مصرفی 7.321mw و متوسط نویز فاز -124.228 و تیونینگ فرکانس %56 با ضریب شایستگی تی 204.59- و ضریب شایستگی 189.608- که از روش های نوین کاهش نویز فاز و توان مصرفی بهره می برند.

در صنعت سلول های خورشیدی، سلول های سیلیکنی بواسطه فراوانی مواد اولیه و گستردگی تجهیزات ساخت بیشترین سهم را از آن خود کرده اند. در میان سلول های سیلیکنی، ساختارهای هتروجانکشن آمورف/کریستالی به دلیل هزینه تولید پایین،پسیویشن مناسب و امکان دستیابی به بازده های بالا بسیار مورد توجه هستند. تا کنون سلول hit یا "هتروجانکشن با بکارگیری لایه نازک ذاتی" که توسط کمپانی سانیو ارائه شده، بالاترین بازده و بهترین عملکرد را در میان سلول های سیلیکنی هتروجانکشن از آن خود کرده است. در این پایان نامه به توصیف ساختار و مواد سلول های خورشیدی سیلیکنی هتروجانکشن پرداخته و معادلات و پارامترهای مهم حاکم بر این ساختارها را بررسی می کنیم. پس از شرح اصول و پیکره بندی شبیه سازی این سلول ها، اقدام به بررسی تاثیر مهم ترین پارامترهای هندسی و فیزیکی یک سلول hit که در حوزه طراحی قابل کنترل باشد، کرده ایم تا مقادیر بهینه را برای هر یک از این پارامترها بدست آوریم. با استفاده از نرم افزار شبیه سازی afors-het (v 2.4.1) اثر پارامترهایی از قبیل ضخامت لایه ها، میزان ناخالصی لایه ها، تاثیرات لایه tco، چگالی ایرادات، مقاومت و دما را بر پارامترهای مهم سلول از قبیل چگالی جریان اتصال کوتاه، ولتاژ مدار باز، ضریب پُری، بازده تبدیل و بازده کوانتومی بررسی کرده ایم. در ادامه به منظور بهبود افت ff و بازده سلول hit در دماهای پایین (حدود صفر درجه سانتی گراد) دو پیشنهاد در جهت کاهش مقاومت پیوند بیس/امیتر ارائه شده و تاثیر مثبت پیشنهادات ارائه شده بر بهبود ff و بازده سلول به اثبات رسیده اند.

در این پایان نامه در فصل اول به بررسی حلقه قفل فاز پرداخته می شود. همچنین بدلیل اهمیت زیاد نوسان سازها در تولید نویز فاز در فصل دوم به بررسی ساختارهای متفاوت آن پرداخته می¬شود. فصل سوم در مورد پارامترهای نوسان ساز کنترل شده با ولتاژ صحبت می شود. نوسان سازهای مورد استفاده در صنعتrf بگونه ای طراحی می¬شوند که بتوانند حداکثر استفاده از پهنای باند را داشته باشند بنابراین در فصل چهارم به بررسی نوسان ساز چهارگانه کنترل شده با ولتاژپرداخته می شود. هدف اصلی این پایان¬نامه رسیدن به ساختاری با توان مصرفی و نویز فاز کوچک است بنابراین در فصل پنجم روشی برای بهینه سازی نویز فاز و توان مصرفی نوسان ساز با طراحی دو سوئیچ پیشنهاد می شود و روابط ریاضی نویز فاز آن بصورت کامل اثبات خواهد شد و در نهایت نتایج شبیه-سازی بدست آمده توسط طراحی انجام شده توسط نرم افزارhspice در ساختار نشان داده می شود. ساختار پیشنهادیds-qvco دارای نویزفاز کمتری نسبت به نوسان¬سازهای مورد استفاده کنونی می باشد اما توان مصرفی همچنان زیاد است بنابراین در ادامه روش دیگری پیشنهاد خواهد شد. در فصل ششم ساختار نوسان سازی با طراحی بایاس بدنه مطرح خواهد شد که با توجه به بررسی های صورت گرفته بر روی ساختار و نتایج بدست آمده از شبیه سازی نشان داده خواهد شد که ساختارbg-qvco دارای نویز فاز و توان مصرفی بسیار کوچکتری از نوسان سازهای مرسوم کنونی می باشند.

سنتز فرکانس به روش n کسری امکان سوئیچینگ سریع در سیستم‎های باند باریک را فراهم می‎سازد. همچنین محدودیتهای طراحی حلقه قفل‎فاز از جمله نویزفاز و نفوذ را کاهش می‎دهد. تقسیم‎کننده دو ضریبی به دلیل عملکرد متناوب، مشکل نفوذ کسری را در سنتزکننده‎های فرکانس n کسری بوجود می‎آورد. روشهای متعددی برای کاهش نفوذ کسری وجود دارد. از این میان مدولاسیون سیگما دلتا کاهش نفوذ کسری و همچنین تفکیک فرکانسی دلخواه را فراهم می‎کند. در این روش مدولاتور با استفاده از شکل‎دهی طیف نویز تقسیم‎کننده فرکانسی n کسری نفوذ کسری را کاهش می‎دهد. از آنجا که در این روش سنتز فرکانس توسط مدولاسیون دیجیتال انجام می‎شود کاهش نفوذ کسری حساسیت کمتری نسبت به تغییرات دمایی دارد. در این تحقیق طراحی و شبیه‎سازی یک سنتزکننده n کسری با مدولاتور سیگما دلتا mash تشریح شده است. شبیه‎سازی عملکرد نویزفاز و نفوذ سنتزکننده بر مبنای حلقه قفل‎فاز با مدولاسیون سیگما دلتا انجام شده است. مدولاتور سیگما دلتا mash از مرتبه سوم است که برای تضعیف نویز کوانتیزاسیون حاصل از مدولاتور مرتبه سوم از حلقه قفل‎فاز نوع ii و مرتبه چهارم با دو قطب اضافی در خارج از باند حلقه استفاده شده است. میزان نفوذهای کسری در معماری سنتزکننده پیشنهادی -98 dbc و نویز فاز در آفست 10 khz برابر با -96 dbc/hz می‎باشد.