در این پایان نامه در ابتدا با ایجاد تغییراتی در رابطه ی تبدیل فوریه گسسته (dft) آنرا به صورت رابطه ای بازگشتی در آورده ایم که دارای قابلیت محاسبه محتوای فرکانسی سیگنال تحت بررسی، به شکل پیوسته و مداوم با دریافت هر نمونه ی جدید از سیگنال می باشد. این رابطه را الگوریتم running fft می نامیم. سپس ساختار بهینه ای را برای پیاده سازی سخت افزاری این الگوریتم ارائه کرده ایم که در آن تلاش شده به منظور کاهش توان مصرفی و سطح تراشه اشغال شده و همچنین افزایش سرعت از حداقل قطعات ممکن استفاده گردد. در جهت نیل به این هدف، تکنیکی برای کاهش تعداد بلوک های ضرب کننده به عنوان بلوک اصلی این پردازنده ارائه شده است. در انتها با شبیه سازی سخت افزار پیشنهادی در قالب یک پردازنده fft ???-نقطه ای با استفاده از نرم افزار hspice و مقایسه ی خروجی آن با مقادیر بدست آمده توسط نرم افزار متلب، درستی عملکرد این سخت افزار را تحقیق می کنیم. این پردازنده در پروسه ??/? µm طراحی شده است و فرکانس کلاک هسته این پردازنده برابر ? گیگا هرتز است. مدت زمان لازم برای محاسبه اولین مجموعه کامل نمونه های فرکانسی سیگنال با شروع از نقطه صفر ???/??? میکرو ثانیه می باشد. میزان توان مصرفی این پردازنده برای محاسبه ی این مجموعه نمونه ها در فرکانس کلاک ? گیگا هرتز و vdd ?/? ولت برابر ?/??? میلی وات است. بعد از تولید اولین مجموعه کامل نمونه های فرکانسی این پردازنده در هر ??? نانو ثانیه این نمونه ها را به طور کامل بروز رسانی می کند.