نام پژوهشگر: سجاد نژادحسن

طراحی و شبیه سازی بلوک های تنظیم کننده و محدود کننده ولتاژ برای کاربردهای rfid در تکنولوژی 0.18um cmos
پایان نامه وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی شیراز - دانشکده مهندسی برق و الکترونیک 1393
  سجاد نژادحسن   محمدرضا صالحی

در این پایان نامه یک تنظیم کننده و یک محدودکننده ولتاژ dc برای تگ rfid طراحی شده است. تنظیم کننده ولتاژ پیشنهادی، دارای مصرف توان کم و نوسان خروجی پایین می باشد. بلوک های داخلی تنظیم کننده ولتاژ از خروجی طبقات پایین یکسوساز تغذیه می شوند. مدار opa آن در کلاس ab کار می کند و بایاسینگ آن به صورت وفقی می باشد، مدار مرجع ولتاژ و مدار تقسیم کننده استفاده شده در این طرح، کاملاً ترانزیستوری بوده و توان مصرفی پایینی دارند. برای ایجاد بهینه ترین حالت و داشتن پایین ترین توان مصرفی و ریپل ولتاژ خروجی از الگوریتم شاگرد-معلم استفاده شده است. محدودکننده ولتاژ dc طراحی شده دارای توان مصرفی خیلی پایینی می باشد. در این طراحی از یک مدار bgr با توان مصرفی خیلی کم و غیر حساس به دما و همچنین از مقایسه کننده برای محدود کردن استفاده می شود. برای نزدیک شدن منحنی مشخصه i-v به حالت ایده آل از چهار طبقه وارونگر در خروجی مقایسه کننده استفاده شده است. ساختار bgr و مقایسه کننده استفاده-شده در محدود کننده، به صورت کامل ماسفتی بوده و ترانزیستورهای آنها، هنگامی که محدودکننده غیرفعال است، در ناحیه زیر آستانه کار می کند.