Comparative soft error evaluation of layout cells in FinFET technology

نویسندگان
چکیده

برای دانلود رایگان متن کامل این مقاله و بیش از 32 میلیون مقاله دیگر ابتدا ثبت نام کنید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

Comparative soft error evaluation of layout cells in FinFET technology

Keywords: Soft error Bulk FinFET MUSCA SEP3 VLSI design Supply voltage Soft error sensitivity a b s t r a c t This work presents a comparative soft error evaluation of logic gates in bulk FinFET technology from 65-down to 32-nm technology generations. Single Event Transients induced by radiations are modeled with the MUSCA SEP3 tool, which explicitly accounts for the layout and the electrical p...

متن کامل

SOFT-ERROR SUSCEPTIBILITY OF FinFET SRAMs

INTRODUCTION For technology scaling beyond 20 nm, FinFET transistors will replace the conventional planar geometry. The driving force for the introduction of FinFET architecture is the superior immunity to short-channel effects and the reduction of the effects of process variation on device performance exhibited by the FinFET.[1-4] Figure 1 shows a comparison of architectures of the planar FET ...

متن کامل

evaluation of sadr eminence in safavid period

چکیده: یکی از دوره های مهم تاریخی ایران به لحاظ تأمین استقلال ملی مذهبی و حتی تأثیر آن بر فرهنگ و مذهب ایرانیان، دوره صفویه است. رسمیت دادن و رواج مذهب شیعه توسط شاه اسماعیل اول، یکی از مهمترین اقدامات این دولت محسوب می شود. بنابراین برای اجرای این سیاست، وی منصب صدارت را به عنوان منصبی مذهبی- حکو متی ایجاد کرد .این منصب از دوره ی تیموریان ایجاد شده بود ولی در اواخر این دوره اهمیت بیشتری یافت...

15 صفحه اول

Leakage-Delay Tradeoff in FinFET Logic Circuits: A Comparative Analysis With Bulk Technology

In this paper, we study the advantages offered by multi-gate fin FETs (FinFETs) over traditional bulk MOSFETs when low standby power circuit techniques are implemented. More precisely, we simulated various vehicle circuits, ranging from ring oscillators to mirror full adders, to investigate the effectiveness of back biasing and transistor-stacking in both FinFETs and bulk MOSFETs. The opportuni...

متن کامل

ذخیره در منابع من


  با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ژورنال

عنوان ژورنال: Microelectronics Reliability

سال: 2014

ISSN: 0026-2714

DOI: 10.1016/j.microrel.2014.07.109