طراحی و شبیه سازی یکسوساز مجتمع cmos برای تراشه های کاشتنی و کاربردهای بایومدیکال

پایان نامه
  • وزارت علوم، تحقیقات و فناوری - موسسه آموزش عالی غیرانتفاعی و غیردولتی سجاد مشهد - دانشکده مهندسی برق و کامپیوتر
  • نویسنده عارف وکیلی
  • استاد راهنما عباس گلمکانی
  • سال انتشار 1392
چکیده

تاکنون طرح های زیادی از یکسوسازهای تمام موج در تکنولوژی cmos مطرح شده که در این بین سیستم های مجتمع تمام موج دقیق با توجه به کارایی های وسیع توجه بسیاری را به خود جلب کرده اند. این یکسو ساز ها در ورودی این تراشه ها قرار گرفته اند و وظیفه یکسو کردن سیگنال ورودی ac ارسالی از سمت فرستنده خارجی را در جهت تامین یک منبع تغذیه پایدار dc برای کلیه بلوک های داخلی تراشه با حداکثر بازده انتقال توان و دامنه ولتاژ خروجی بر عهده دارند. با پیشرفت روز افزون تکنولوژی میکرو و استفاده از تراشه هایی با مساحت کمتر و به دنبال آن سیستم هایی با ولتاژ و توان پایین سازگار با این تراشه ها بیشتر مورد بررسی قرار گرفته است. بنابراین سعی در کوچک سازی هر چه بیشتر و بهبود روش های انتقال توان در این میکرو سیستم ها جهت تطبیق هر چه بیشتر تراشه با فضا و روش های بهبود ارسال اطلاعات از جمله چالش های طراحی در این سیستم ها می باشد. در این پایان نامه در فصل های اول و دوم به مقدمه ای از یکسوسازهای مجتمع، عملکرد و کارایی این مدارات و بررسی بلوک های تشکیل دهنده یک چیپ کاشتنی می پردازیم. سپس پارامتر های مهم این مدارات و یکسو ساز های مجتمع کلاسیک رایج مورد بررسی قرار می گیرد. در فصل چهار و پنج مدارات یکسوساز پیشنهادی به همراه نتایج شبیه سازی و مقایسه با مدارات کلاسیک رایج را خواهیم داشت. با ترکیب چهار تکنیک بهینه سازی پر کاربرد معرفی شده در همین پایان نامه و به کار گیری آنها به شکل همزمان در یکسو ساز پیشنهادی اول، کلیه پارامتر های یکسو ساز شامل بازده انتقال توان، بازده انتقال ولتاژ و ... در مقایسه با ساختار های معرفی شده اخیر بهبود قابل توجهی یافت و نواقص یکسو ساز های قبلی به شکل کامل رفع شد. در طرح پیشنهادی دوم به کارگیری همزمان چهار دیود فعال به همراه تکنیک بایاس بدنه فعال دستور کار قرار گرفت، یکسوساز پیشنهادی سوم هم مزیت ساختاری کاملا ساده با کمترین ترانزیستور به صورت سوئیچ شوندگی را به همراه دارد. در نهایت در فصل ششم به نتیجه گیری و پیشنهاداتی برای ادامه برای بهبود بیشتر این ساختار ها ارائه خواهد شد.

منابع مشابه

طراحی یکسوساز پسیو، کاملا مجتمع و پر بازده برای تراشه های کاشتنی cmos

در vin=|4.4|v و بالاتر بازده انتقال توان و بازده انتقال ولتاژ این یکسوساز برای رنج وسیعی از دامنه سیگنال ورودی ac، 90% و بالاتر می باشد. درvin=|5|v این دو مقدار 91% می باشند.نتایج شبیه سازی نشان دهنده توانایی بالای این یکسوساز در عملکرد در جریان های بار بالا می باشد. در vin|=|2.17|v این یکسوساز قادر به تحویل 20.2ma جریان به بار می باشد. در vin=|5|v این جریان به 42.1ma می رسد. این مقدار برای تما...

15 صفحه اول

طراحی و شبیه سازی الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه

      چکیده   افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت بخش های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است   در مقیاس های زیر میکرون تکنولوژی، تحمل پذیری نقص یک عامل با اهمیت در ارتباط با شبکه روی تراشه می شود. این مقاله الگوریتم های تحمل پذیر نقص برای استفاده در حوزه شبکه بر روی تراشه را ب...

متن کامل

طراحی واحد تأخیر CMOS برای افزایش محدوده دینامیکی و خطینگی بالا برای کاربردهای ولتاژ پایین و توان پایین

در طراحی مدارهای مجتمع آنالوگ همواره طراحی و پیاده سازی یک واحد تأخیر مناسب برای کاربردهای دیجیتال و آنالوگ به عنوان یک چالش مطرح بوده است. این مدار کوچک نقش قابل توجهی در کارآیی سیستم‌های مختلف و بخصوص سیستمهای دیجیتال ایفا می‌نماید. از آنجا که در تکنولوژی‌های زیر میکرون که توان مصرفی و کاهش ولتاژ به عنوان یک ضرورت احساس می‌شود، دست یابی به یک واحد تأخیر با خطینگی مناسب به عنوان مشکل بزرگی در ...

متن کامل

طراحی واحد تأخیر cmos برای افزایش محدوده دینامیکی و خطینگی بالا برای کاربردهای ولتاژ پایین و توان پایین

در طراحی مدارهای مجتمع آنالوگ همواره طراحی و پیاده سازی یک واحد تأخیر مناسب برای کاربردهای دیجیتال و آنالوگ به عنوان یک چالش مطرح بوده است. این مدار کوچک نقش قابل توجهی در کارآیی سیستم های مختلف و بخصوص سیستمهای دیجیتال ایفا می نماید. از آنجا که در تکنولوژی های زیر میکرون که توان مصرفی و کاهش ولتاژ به عنوان یک ضرورت احساس می شود، دست یابی به یک واحد تأخیر با خطینگی مناسب به عنوان مشکل بزرگی در ...

متن کامل

طراحی و شبیه سازی بلوک های تنظیم کننده و محدود کننده ولتاژ برای کاربردهای rfid در تکنولوژی 0.18um cmos

در این پایان نامه یک تنظیم کننده و یک محدودکننده ولتاژ dc برای تگ rfid طراحی شده است. تنظیم کننده ولتاژ پیشنهادی، دارای مصرف توان کم و نوسان خروجی پایین می باشد. بلوک های داخلی تنظیم کننده ولتاژ از خروجی طبقات پایین یکسوساز تغذیه می شوند. مدار opa آن در کلاس ab کار می کند و بایاسینگ آن به صورت وفقی می باشد، مدار مرجع ولتاژ و مدار تقسیم کننده استفاده شده در این طرح، کاملاً ترانزیستوری بوده و توان...

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - موسسه آموزش عالی غیرانتفاعی و غیردولتی سجاد مشهد - دانشکده مهندسی برق و کامپیوتر

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023