تکنیک های بهینه سازی جایابی بافر در مدارات vlsi با مقیاس نانو به منظور کاهش تاخیر اتصالات داخلی

با توجه به پیشرفت روز افزون مدارات مجتمع و اهمیت بحث تاخیر زمانی در مدارات ابعاد نانو ، تلاش برای دستیابی به مداراتی با سرعت بالاتر مورد توجه قرار گرفت با بررسی ساختار داخلی مدارات مجتمع دیده می شود بعد از ایجاد ترانزیستور ها با سرعت بالا تاخیر اتصالات به عنوان یک عامل محدود کننده سرعت نمود پیدا کرد به نحوی که تاخیر ناشی از مقاومت سیم های اتصالات داخلی بیش از تاخیر گیت ترانزیستور ها تعین کننده شد، درنتیجه تاخیر اتصالات داخلی فاکتور تعیین کننده ای در ساختار مدارات مجتمع vlsi می باشد. روش موثر در کاهش تاخیر اتصالات داخلی قرار دادن بافر است. برای این منظور کارهای متعددی انجام شد و الگوریتم های متنوعی جهت قرار دادن بافر مطرح گردید که می توان به الگوریتم van ginneken و الگوریتم جدید fbi اشاره کرد. الگوریتم جدید fbi علاوه بر کاهش تاخیر اتصالات داخلی به واسطه قرار دادن بافر ، در مقایسه با الگوریتمvan ginneken سرعت اجرای سریعتری دارد لذا در این پایان نامه ما به بررسی الگوریتم fbi می پردازیم و سعی در بهینه کردن این الگوریتم داریم . ما از زبان برنامه نویسی جدید c#برای پیاده سازی الگوریتم استفاده کردیم که در مقایسه با زبان c مورد استفاده در الگوریتمfbi ، یک زبان به روز و کار آمد است هم چنین در اجرای الگوریتم و نوشتن برنامه امکان استفاده بهینه و حداقل از بافرها را به عنوان یک خصوصیت متمایز و تکمیلی نسبت به الگوریتم fbiلحاظ می کنیم. در واقع در طراحی برنامه به مینیموم کردن تعداد بافر ها استفاده شده در مسیر درج بافر در کنار کم کردن تاخیر و بالا بودن سرعت اجرای برنامه توجه شده است. با توجه به نتایج حاصل از این برنامه دیده می شود که الگوریتم ما از لحاظ زمان اجرا همانند الگوریتم fbi، زمان اجرای سریعی نسبت به الگوریتمvan ginneken دارد. همچنین دارای این برتری نسبت به الگوریتم fbiاست که استفاده از تعداد بافر در آن بهینه و حداقل می باشد. با توجه به اینکه فرآیند درج بافر به منظور کاهش تاخیر اتصالات داخلی یکی از زیر برنامه¬های مهم در طراحی های سطح بالا برای مدارات vlsi می باشد، لذا اصلاح آن تاثیر زیادی در آن برنامه¬ها دارد و می¬توان از این برنامه به عنوان یک زیر برنامه مفید در طراحی های مدارات مجتمع استفاده کرد.