بهبود توان مصرفی و زمان قفل در حلقه های قفل شونده فاز تمام دیجیتال

امروزه گرایش روز افزونی به تحقق سیستم های کنترلی و ارتباطی در حوزه های دیجیتال وجود دارد. علاوه بر مزایای کلی سیستم های دیجیتال، استفاده از نمونه دیجیتالی حلقه قفل شونده فاز باعث رفع پاره ای از مشکلات مربوط به حلقه قفل شونده فاز آنالوگ می شود. یک حلقه قفل شونده فاز نوعی، ورودی مرجع را می گیرد و عملیات کنترل فیدبک را انجام می دهد تا سیگنال خروجی را به صورت هم فاز با سیگنال ورودی تنظیم کند. در حلقه قفل شونده فاز آنالوگ، خروجی اسیلاتور به طور پیوسته از طریق فیدبک حلقه بررسی می شود و زمانی که خروجی اسیلاتور از سیگنال ورودی فاصله بگیرد، ولتاژ خطایی تولید می شود تا اسیلاتور را به حالت هم زمان با سیگنال مرجع برگرداند. هدف این پایان نامه کاهش توان مصرفی، زمان قفل و ناحیه مرده حلقه های قفل شونده فاز تمام دیجیتال (معادل دیجیتال حلقه های قفل شونده فاز) است که سعی شده با بهبود آشکارسازفاز- فرکانس (به عنوان یکی از بلوک های اساسی حلقه قفل شونده فاز) به این هدف برسیم. در این پروژه دو مدار برای آشکارسازفاز- فرکانس پیشنهاد شده است.