چکیده ندارد.

چکیده ندارد.

سیستمهای انتقال داده های دیجیتال بر روی خطوط تلفنی که امروزه به شکل چشمگیری مورد استقبال شرکتهای مخابراتی قرار گرفته از نظر مشخصات سرعتی در حال پیشرفت چشمگیری می باشد. سیستمهای adsl که یکی از انواع این سرویسها می باشد، بطور مشخص در این پایان نامه مورد تحلیل قرار گرفته است . یک شبیه ساز اینگونه مودمها نوشته شد و با استفاده از مدلسازی محیط کانال انتقال (خط تلفن) مشخصات فنی بخشهای مختلف این مودمها برای عملکرد صحیح در این خطوط از نظر سیستمی حاصل آمد. پس از شبیه سازی سیستمی، شبیه سازی های مربوط به مشخصات غیرخطی مذکور در استاندارد صورت پذیرفت تا پارامترهای دقیقتری از مدارات آنالوگ در وضعیت ارسال بدست آید. سپس یک مدار خاص برای طبقه خروجی یعنی line driver در تکنولوژی 5-v, 0.6um, cmos که دارای مشخصات مورد نیاز این کاربرد خاص باشد طرح و شبیه سازی شد.

gigabit ethernet جدیدترین و سریعترین استاندارد شبکه های محلی است که از سیم کشی مسی دسته 5، استفاده می کند و حداکثر فاصله بین دو سیستم 100 متر است . تضعیف کانال که وابسته به فرکانس و طول کابل می باشد، سبب تداخل نمادها می شود که برای رفع این مشکل لازم است که سیگنال دریافتی را همسانسازی کنیم. گیرنده و فرستنده های پیچیده که کاملا یکپارچه می باشند و برای کاربردهای switch و همچنین رایانه های قابل حمل و نقل که با باتری کار می کنند، مورد استفاده قرار می گیرند، می بایت که توان مصرفی بسیار کمی داشته باشند در حالیکه کارایی آنها همچنان رضایت بخش است . با توجه به اینکه همسانساز مهمترین بخش گیرنده محسوب می شود، انتخاب روش مناسب برای همسانسازی به لحاظ توان مصرفی، نکته کلیدی طراحی های توان پایین خواهد بود. روش همسانسازی دیجیتالی، نیازمند وجود یک مبدل آنالوگ به دیجیتال با دقت هفت و یا هشت بیت و با سرعت 125mhz و یا 250mhz است . همچنین پیاده سازی همسانساز دیجیتال با سرعت بالا و توان مصرفی کم، ساده نمی باشد. در این حالیست که روش همسانسازی آنالوگ فاقد مشکلات ذکر شده است . بین انواع مختلف فیلترهای آنالوگ ، فیلترهای opamp-based به علت تعاداد عناصر فعال، کمترین توان را مصرف می کنند. در این پایان نامه یک همسانساز زمان پیوسته سه طبقه از نوع opamp-based با ساختاری نو طراحی شده است . کارایی بسیار خوبی برای کابل های با طول کمتر از 140 متر دارد و توان مصرفی ن کمتر از 15mw است .

دراین پایان نامه چگونگی پیاده سازی یک مدولاتور دلتا - سیگمای میانگذر مرتبه 6 از نوع چند بیتی با ساختار دو مسیره و روش ‏‎diuble sampling‎‏ در تکنولوژی ‏‎cmos‎‏ ‏‎0.35u 3.3v‎‏ بیان گردیده است.فرکانس میانی این مدولاتور‏‎40mhz‎‏ و نرخ نمونه برداری ‏‎160ms/sec‎‏ می باشد. عرض باند سیگنال در حدود ‏‎1.25mhz‎‏‏‎ می باشد توان مصرفی سیستم در حدود ‏‎130mw‎‏ است و محدوده پویایی این مبدل دیتادر حدود ‏‎78db‎‏ می باشد.در این مدولاتور از یک کوانتایزر تک بیتی و همچنین از یک کوانتایزر 5 بیتی با دقت 8 بیت جهت بهبود پایداری سیستم و افزایش‏‎snr‎‏ استفاده شده است . این مدولاتور در سیستم های مخابراتی که از استاندارد ‏‎cdma‎‏باعرض باند‏‎1/25mhz‎‏ استفاده می کنند، کاربرد دارد.

در این پایان نامه ، یک مدولاتور 24بیت دلتا-سیگما مرتبه 4، نسبت ببش نمونه برداری 1024 ، ضریب اشباع ‏‎‏‎1/24db‎‏- با تکنولوژی ‏‎0/6m‎‏ منبع تغذیه ‏‎3v‎‏ و پهنای باند ورودی ‏‏‎1000rad/s‎‏ طراحی و شبیه سازی شده است. این مبدل اندازه گیری های زلزله نگاری و پزشکی کاربرد زیادی دارد.برای این مدولاتور ، یک انتگرال گیر توان پائین جدید طراحی شده است که در آن با جاگذاری دو خازن بزرگ در آن در محلی غیرحساس به اثر عدم تطابق ، بدون نیاز به داشتن خازنهای نمونه بردار و نگهدار بزرگ ، نویز نمونه برداری ورودی بسیار کاهش یافته است. بنابراین انتگرال گیر اول مدولاتور می تواند توان و سطح بسیار کمی را در مقایسه با انتگرال گیرهای مرسوم به خود اختصاص دهد. همچنین با استفاده از ایده ‏‎cds‎‏ در این انتگرال گیر، آفست تقویت کننده اول حذف و نویز فلیکر ‏‎1/4‎‏ آن بسیار کاهش یافته است. همچنین با استفاده از ایده پیش تقویت کننده های با بهره کم ، یک ساختار کلاس ‏‎ab‎‏ ارائه شده است که توان مصرفی تقویت کننده اول و سطح اشغال شده خازن جبران ساز آن را به مقدار زیادی کاهش می دهد.

در این تحقیق ابتدا در فصل اول به بیان کلیات در مورد دنیای آنالوگ و دیجیتال، مبادله های موجود بین این دو و چند نمونه از کاربردهای مبدلهای آنالوگ به دیجیتال پرداخته و در فصل دوم به معرفی معماریهای مطرح دراین مبدلها می پردازد.در فصل سوم مهمترین پارامترهایی که به عنوان معیارهای کارایی برای مبدلهای آنالوگ به دیجیتال مطرح هستند را معرفی نموده و در ادامه ساختار و عملکرد معماری پایپ لاین در فصل چهارم بررسی می شود. در فصل پنجم به بررسی منابع نویز حرارتی در مبدلهای پایپ لاین و آنالیز پرداخته می شود.در فصل ششم به معرفی تکنیکهای مداری برای طراحی مبدل پرداخته ، و نتایج شبیه سازی را در فصل هفتم ارائه و با کارهای قبلی مقایسه می گردد.

در این پایان نامه یک مدولاتور دلتا-سیگمای متعامد میان گذر با ساختاری کاملا جدید طراحی شد که می تواند در حضور یک درصد عدم تطابق بین دو مسیر متعامد سیگنال تصویر را ‏‎db‎‏ 56 تضعیف کند. از این رو می توان از آن در گیرنده های با فرکانس ‏‎if‎‏ پائین، که در آنها نیاز به حذف تصویر زیاد می باشد، استفاده کرد. از ویژگیهای منحصربفرد این ساختار اینست که می تواند بهره خارج باند‏‎ntf‎‏ را در آن بسیار زیادتر از ساختارهای متداول انتخاب کرد. این امر باعث می شود که با مرتبه شکل دهی نویز پائین (3) و نسبت بیش نمونه برداری بسیار کم (8) بتوان به ‏‎snr‎‏ برابر با ‏‎db‎‏ 83 رسید. کم بودن نسبت بیش نمونه برداری امکان کار با پهنای باند زیاد (بیش از ‏‎mhz‎‏ 1)را فراهم می کند. از سوی دیگر می توان از این مدولاتور دلتا-سیگما درد گیرنده هایی که تحت چندین استاندارد مختلف کار می کنند استفاده کرد. کم بودن فرکانس نمونه برداری (به سبب کم بودن نسبت بیش نمونه برداری ) همراه با ساختار تک حلقه ای مناسب باعث می شود تا این مدولاتور یک کاندیدای مناسب برای مصارف ولتاژ پائین و توان پائین باشد.همچنین نسبت پخش ضرایب این ساختار در مقایسه با ساختارهای مشابه کم است که این امر از مشکلات عملی مربوط به ساخت می کاهد. همه ضرایب دارای اندازه ای هستند که بتوان آنها را با تطابق کافی پیاده سازی کرد. تداخل سیگنال تصویر براثر وجود عدم تطابق بین مسیرهای ‏‎i‎‏ و ‏‎q‎‏ یک مشکل بزرگ در تحقق گیرنده های با فرکانس ‏‎if‎‏ پائین می باشد. دراین مدولاتور با استفاده از روشهای تطبیقی آثار مخرب عدم تطابق تا حدی جبران شده است . از سوی دیگر با استفاده از روشهای شکل دهی عدم تطابق و ساختارهای بهبود یافته ، به حذف آثار ناشی از غیرخطی بودن ‏‎dac‎‏ چند بیتی پرداخته شده است.

مزیت های عمده پردازش سیگنال های دیجیتال نسبت به سیگنال های آنالوگ باعث شده اند که تکنولوژی مدارهای مجتمع دیجیتال توسعه داده شوند. امروزه پایین آوردن ولتاژ منبع تغذیه و کاهش مساحت لازم برای ساخت تراشه مورد نظر هستند. طراحی مدارهای آنالوگ نیز، بایستی با ولتاژهای تغذیه پایین در کنار مدارهای دیجیتال در داخل یک تراشه صورت گیرند. مبدل های آنالوگ به دیجیتال صوتی نیاز به دقت بالا دارند. تاکنون مبدلهای آنالوگ به دیجیتال صوتی با دقت 18 بیت فقط با منابع تغذیه 5 ولت طراحی شده اند. در این پایان نامه هدف طراحی و شبیه سازی یک مبدل سیگما-دلتا با دقت 18 بیت با استفاده از یک منبع تغذیه ‏‎‎‏3/3 ولتی است. ابتدا ساختارهای مختلف مدولاتورهای سیگما-دلتایی که می توانند دقت 18 بیت را تنها با منبع تغذیه 3/3 ولت برآورده سازند، در سطح سیستمی بررسی می شوند. ساختار مدولاتورهای کسکیدی که برای دقت 18 بیت مفید هستند، برای دست یافتن به سطح بیش بار شدگی بالا، بهبود داده شده ند. لازم به تذکر است که سطح بیش بار شدگی بالا برای مبدلهایی که دقت آنها توسط نویز مداری محدود می شود، ضروری است. مدولاتور بهینه با توجه به توان مصرفی ساختارهای فوق الذکر انتخاب می شود. مدولاتور کسکید 2-2 انتخاب شده با نسبت بیش نمونه برداری 128 دارای ضریب بیش بارشدگی ‏‎-0.6dbfs‎‏- است. با استفاده از تکنولوژی در دسترس و به کم خصوصیات مداری بدست آمده از شبیه سازی های سیستمی به طراحی مداری بلوک های سانزده مدولاتور پرداخته می شود. یک تقویت کننده عملیاتی دو طبقه که طبقه اول آن ‏‎ota‎‏ تلسکوپیک و طبقه دوم آن یک تقویت کننده زوج تفاضلی است، انتخاب شده است. این ‏‎ota‎‏ دارای بیشترین سوئینگ و کمترین نویز مداری است. توان مصرفی آن مینیمم و تمام مسیر سیگنال ‏‎nmos‎‏ است. از طرح کسکود-میلر برای جبران سازی این ‏‎ota‎‏ استفاده شده است که نسبت به جبران سازی استاندارد میلر دارای سرعت بیشتری است. مدار ‏‎cmfb‎‏ آن از نوع سوئیچ شونده خازنی است. یک تقویت کننده زوج تفاضلی ساده برای داشتن بهره کافی در مدار ‏‎cnfb‎‏ به آن اضافه شده است. مدولاتور کسکید 2-2 با استفاده از تکنولوژی ‏‏‎0.6um, 5v digital, cmos‎‏ در سطح مداری به کمک نرم افزار ‏‎hspice‎‏ شبیه سازی شده است. تمام شبیه سازی ها در محدوده دمایی ‏‎-40c‎‏ الی ‏‎85c‎‏ با 10%+- تغییرات منبع تغذیه در گوشه های مختلف پروسس انجام گرفته اند. نتایج شبیه سازی ها نشان می دهد که مدولاتور طراحی شده دارای بالاترین ضریب بیش بارشدگی است. محدوده دینامیکی و ‏‎sndr‎‏ ماکزیمم به ترتیب حدود 114 دسیبل و 110 دسیبل هستند. مقدار توان مصرفی آن حدود 65 میلی وات بدون در نظر گرفتن بافرهای خروجی است. ضمنا فیلترهای ‏‎decimation ‎‏ نیز در سیستمی طراحی و شبیه سازی شده اند.

در حال حاضر قسمت عمده ای از فعالیتها در زمینه طراحی مدارهای مجتمع آنالوگ، به مبدلهای آنالوگ به دیجیتال خیلی سریع اختصاص دارد. این مبدلها در دستگاههای ذخیره اطلاعات و شبکه های انتقال اطلاعات مورد استفاده قرار می گیرند. با بررسی منابع علمی در می یابیم که در میان انواع مختلف این مدارها، مبدلهای آنالوگ به دیجیتال دارای ساختار فولدینگ علیرغم قابلیتهایی که دارند، تاکنون کمتر مورد توجه طراحان مدارهای آنالوگ قرار گرفته اند. بر همین اساس در این پایان نامه سعی شده است با بررسی دقیق تکنیک فولدینگ، مزایا و مشکلات طراحی مبدلهای فولدینگ مشخص گردد و قابلیت آنها برای دستیابی به مبدلهای آنالوگ به دیجیتال خیلی سریع به اثبات برسد. در کاربردهای آینده نیاز به مبدلهایی با تفکیک 8 بیت و سرعت نمونه برداری ‏‎125 ms/s‎‏ و بالاتر برای گیگابیت اینترنت و همچنین مبدلهایی با تفکیک 7 یا 8 بیت و سرعت نمونه برداری بالاتر از ‏‎150 ms/s‎‏ برای دیسکهای حافظه سخت وجود دارد. به همین دلیل در این پایان نامه به منظور نمایش توانائیهای ساختار فولدینگ، یک مبدل آنالوگ به دیجیتال 8 بیتی با سرعت نمونه برداری ‏‎160 ms/s‎‏ با استفاده از همین ساختار در یک تکنولوژی ‏‎cmos‎‏ استاندارد ‏‎0/35m‎‏ با منبع تغذیه 3 ولتی طراحی شده است، که نتایج این طراحی در فصل پایانی ارائه می گردد. کیفیت مبدل طراحی شده، آنرا قابل استفاده در کاربردهای مذکور می نماید.

در این پایان نامه در فصل اول مقدمه ا ی در باره ساختار پایان نامه بحث شده است در فصل دوم به معرفی ساختار های ‏‎a/d‎‏های با سرعت بالا پرداخته می شود . در فصل سوم به معرفی ساختار مبدل ‏‎a/d‎‏ پایپ لاین و مشکلات آن پرداخته و در ادامه در فصل چهارم ساختار ‏‎a/d‎‏پایپ لاین ‏‎1.5 bit /stage‎‏ معرفی می گردد.در فصل پنجم ساختار مبدلهای ‏‎a/d time interleaved‎‏ تشریح شده و مسائل و مشکلات موازی کردن مبدلهای ‏‎a/d‎‏ در این فصل مطرح می گردد.در فصل ششم کالیبراسیون آداپتیو و استفاده از الگوریتم ‏‎lms‎‏ برای مبدلهای ‏‎a/d time interleaved‎‏ جهت حذف و یا کاهش عدم تطابق بین کانالها مطرح می گردد.در فصل هفتم مدار پیاده سازی شده یک مبدل ‏‎a/d‎‏پایپ لاین با ساختار ‏‎1.5 bit/stage‎‏تشریح می گردد.و سرانجام در فصل آخر نتایج شبیه سازیها آورده می شود.

در دهه 90 با پیشرفت سیستمهای مخابراتی باند پایه، نیاز به سیستمی به وجود آمد که قابلیت انتقال اطلاعات را به شکل متقارن بر روی یک زوج سیم داشته باشد. سیستم ‏‎hdsl2‎‏ در پاسخ به این نیاز به وجود آمد. سیستم مزبور قابلیت انتقال اطلاعات را با سرعت ‏‎1/5mbps‎‏ به طور متقارن دارا می باشد. سیستم ‏‎hdsl2‎‏ نیاز به مبدل آنالوگ به دیجیتالی به پهنای باند ‏‎600khz‎‏ و دقت 15 یا 16 بیت دارد. ولتاژ تغذیه 3 ولت می باشد. در این پایان نامه مدولاتور دلتا-سیگما به کار رفته در ‏‎front-end‎‏ یک سیستم ‏‎hdsl2‎‏ طراحی و شبیه سازی خواهد شد. اغلب مدولاتورهای دقت بالا که در سالهای اخیر ارائه شده اند، دارای پهنای باند ‏‎1/1mhz‎‏ می باشند و برای کاربرد ‏‎adsl‎‏ پیاده سازی شده اند. تا آنجا که بررسی های نویسنده این پایان نامه نشان می دهد، تاکنون مدولاتوری با مشخصات ذکر شده در ژورنالهای معتبر ارائه نشده است. دلیل آن عمدتا جدید بودن سیستمهای ‏‎hdsl2‎‏ می باشد. انتظار می رود که در آینده با پیشرفت سیستمهای مزبور، مبدلهای آنالوگ به دیجیتال بیشتری برای کاربرد در آن سیستمها ارائه شوند. برای پیاده سازی مدولاتور مزبور از یک ساختار ‏‎cascade2-2-2‎‏ استفاده می شود. برای تعیین مشخصات المانهای مداری به طور گسترده از شبیه سازی های سیستمی استفاده شده است. با استفاده از شبیه سازی های سیستمی سعی شده است که توان مصرفی مدولاتور مینیمم شود. انتگرالگیر اول مهمترین عنصر به کار رفته در مدولاتور می باشد. برای پیاده سازی انتگرالگیر اول از آپ امپ فولدد کسکود با بهره افزایشی استفاده شده است. روش جدید جبرانسازی برای بهبود پاسخ فرکانسی آپ امپ مزبور استفاده شده است که باعث بهبود رفتار نشست مدار می شود. غیر از آپ امپ اول، آپ آمپهای انتگرالگیر دوم و سوم نیز از نوع فولدد کسکود با بهره افزایشی می باشد. آپ امپ های به کار رفته در سه انتگرالگیر آخر آپ امپ فولدد کسکود ساده می باشند. تکنولوژی مورد استفاده ‏‎0/6u‎‏ می باشد که در اصل تکنولوژی ساخته شده برای ولتاژ تغذیه 5 ولت می باشد، اما در این پایان نامه از آن در ولتاژ 3 ولت استفاده شده است. با شبیه سازی، مقدار ‏‎‏‎dr‎‏ برابر ‏‎96db‎‏ به دست می آید که معادل دقت 16 بیت می باشد. توان مصرفی بخش آنالوگ مدولاتور ‏‎130mw‎‏ می باشد. معیار شایستگی ‏‎(figure of merit)‎‏ مدولاتور مزبور کاملا قابل مقایسه با کارهای مشابه ارائه شده با آن می باشد.