یکی از چالش­های مهم در طراحی ضرب کننده­های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن یا زمان نشست مدار است. در همین راستا در این مقاله یک ساختار متداول برای حلقه قفل شده تاخیر در نظر گرفته می­شود که در آن تعداد سلولهای تاخیر موجود در مسیر مستقیم سیگنال مشخص است. در ادامه با استفاده از الگوریتم بهینه­سازی ژنتیک، حلقه قفل شده تاخیر طراحی شده مورد بررسی و پردازش قرار می­گیرد. الگوریت...

در این مقاله، یک راهکار جدید با استفاده از الگوریتم بهینه سازی گرادیان برای ساخت حلقه های قفل شده تاخیر ارائه شده است. از جمله ویژگی های برجسته این ساختار می توان به سرعت بالای قفل شدن و فرکانس بالای عملکرد مدار اشاره کرد. در این ساختار به جای بلوکهای آشکارساز فاز-فرکانس، پمپ بار و فیلتر حلقه از یک پردازنده استفاده شده است. در فرستنده های دیجیتال از یک پردازنده برای دیکد کردن، کد کردن، آشکارساز...

چکیده تاکنون مدل هایی که برای تحلیل یک حلقه قفل شده تاخیر ارائه شده است ، مدل های خطی بوده اند، اما به دلیل طبیعت غیر خطی یک dll ، این مدل ها اگرچه تقریب خوبی به دست می دهند اما هنوز نتوانسته اند نیاز طراحان را بر طرف سازند. از این رو در این پایان نامه سعی شده مدل غیرخطی دقیقی ارائه کنیم که بتواند به طراحان در تحلیل آن کمک کند. این مدل می تواند رفتار گذرای یک dll را تا رسیدن به حالت آرامش پیش ...

یکی از چالش­های مهم در طراحی ضرب کننده­های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن و همگرایی مدار است. در همین راستا یک ضرب کننده فرکانسی کاملا جدید و دیجیتالی با سرعت قفل شدن بالا در این مقاله طراحی شده است. در این طراحی از  یک پردازنده دیجیتالی به جای مدارات آشکار ساز فاز-فرکانس، پمپ بار و فیلتر حلقه استفاده شده است. با توجه به این تغییرات، ساختار ارائه شده دارای زمان قفل شدن ...

امروزه سنتزکننده ها و ضرب کننده های فرکانسی جزء جدایی ناپذیر سیستمهای مخابراتی به شمار می روند. یکی از مهمترین مدارات که به عنوان سنتز کننده فرکانسی، حلقه فقل شده فاز است. با توجه به نویز فاز، جیتر و سطح مقطع اشغالی زیاد حلقه های قفل شده فاز، همواره طراحی یک سنتز کننده فرکانسی، با نویز فاز، جیتر و سطح مقطع اشغالی کم یک چالش به شمار می رود. به همین جهت حلقه های قفل شده تاخیر با توجه به عملکرد به...

حلقه های قفل تأخیر به طور گسترده در سیستم های مجتمع مورد استفاده قرار می گیرند. حلقه قفل تأخیر یک سیستم حلقه بسته ساده است که قادر است سیگنال کلاکی که رابطه ی فاز دقیقی با کلاک مرجع دارد را تولید کند. با توجه به اینکه سیستم حلقه بسته است، این رابطه ی فاز بین کلاک ورودی و خروجی، فرایند پروسه و دما را دنبال می کند. دقت رابطه ی فاز بین کلاک ورودی و خروجی به پارامترهای طراحی dll، مشخصه های عدم تطاب...

در این پایان نامه یک مدار حلقه قفل تاخیر با دو لبه سنکرون شونده با سرعت قفل بالا، محدوده فرکانسی وسیع و ولتاژ تغذیه پایین شرح داده شده است که اغلب در پروسه های هم تراز کننده ساعت مورد استفاده قرار می گیرد. در این پروژه، دو معماری تقریبا مشابه پیشنهاد شده است. نتایج شبیه سازی با برنامه hspice بر پایه تکنولوژی های cmos ?m18/0 و ?m13/0 می باشد. معماری پیشنهادی اولیه، حلقه قفل تاخیر با دو لبه سنکر...

مفهوم اندازه گیری زمان نقش مهمی در قسمت های مختلفی از علم و فناوری چون ابزارهای اندازه گیری، فیزیک، قفل کننده های فاز دیجیتال و همچنین در دمدولاتورها و مبدل های داده ایفا می کنند. مبدل های زمان به دیجیتال که عملیات اندازه گیری و تبدیل بازه ی زمانی به خروجی دیجیتال را انجام می دهند، معمولا شامل دو بخش می شوند: بخش اول که مقدار زمان های بزرگ را اندازه گیری می کند و به طور معمول از یک شمارنده ساخت...

در این پایان نامه ضرب کننده فرکانسی بررسی شده و دو ضرب¬کننده فرکانسی تک انتهایی و تفاضلی مبتنی بر dll در تکنولوژی و ولتاژ طراحی شده است. به منظور کاهش توان در ضرب کننده فرکانسی تک انتهایی از ساده ترین ساختار در طراحی مدار پمپ بار و مدار خط تاخیر کنترل شونده با ولتاژ استفاده شده است. همچنین در واحد ترکیب کننده از مداری ساده و مبتنی بر ترانزیستور-بدون استفاده از سلف و خارن- استفاده شده است که توا...

امروزه بحث کنترل و مانیتورینگ سیستم یکی از مهترین بحث ها در شبکه ی قدرت می باشد که برای طراحی ادوات کنترلی به دانستن دقیق وضعیت شبکه ی قدرت نیازمندیم. با دانستن وضعیت شبکه در هر لحظه میتوان از تغییرات ولتاژ، جریان، فرکانس مطلع بود و میتوان با عملکردی مناسب از خارج شدن این پارامترها از حول نقطه ی کاری جلو گیری کرد. یکی از پارامترهایی که باید تشخیص داده شود فرکانس شبکه می باشد که در این پایان نام...