نتایج جستجو برای: phase locked loop

تعداد نتایج: 725981  

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه تحصیلات تکمیلی صنعتی کرمان - پژوهشکده برق و کامپیوتر 1390

a phase-locked loop (pll) based frequency synthesizer is an important circuit that is used in many applications, especially in communication systems such as ethernet receivers, disk drive read/write channels, digital mobile receivers, high-speed memory interfaces, system clock recovery and wireless communication system. other than requiring good signal purity such as low phase noise and low spu...

Journal: :journal of electrical and computer engineering innovations 2014
sattar samadigorji bijan zakeri mohammadreza zahabi

the aim of this paper is to minimize output phase noise for the pure signal synthesis in the frequency synthesizers. for this purpose, first, an exact mathematical model of phase locked loop (pll) based frequency synthesizer is described and analyzed. then, an exact closed-form formula in terms of synthesizer bandwidth and total output phase noise is extracted. based on this formula, the phase ...

غلامی, محمد, قاسمی, جمال,

Reducing the locking time or settling time is one of the major challenges in the design of Delay Locked Loop (DLL) based frequency synthesizer. In this paper a common structure for DLL based frequency synthesizer is considered in which the number of delay cells in the direct path is specified. Then, the designed delay locked loop is optimized using genetic algorithm (GA). GA changes the phase-v...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه شهید باهنر کرمان - دانشکده فنی 1391

امروزه گرایش روز افزونی به تحقق سیستم های کنترلی و ارتباطی در حوزه های دیجیتال وجود دارد. علاوه بر مزایای کلی سیستم های دیجیتال، استفاده از نمونه دیجیتالی حلقه قفل شونده فاز باعث رفع پاره ای از مشکلات مربوط به حلقه قفل شونده فاز آنالوگ می شود. یک حلقه قفل شونده فاز نوعی، ورودی مرجع را می گیرد و عملیات کنترل فیدبک را انجام می دهد تا سیگنال خروجی را به صورت هم فاز با سیگنال ورودی تنظیم کند. در ح...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه تبریز 1390

در این پایان نامه یک سنتز کننده فرکانسی (به همراه vco ) با توان مصرفی پایین و فرکانس کاری 2.4ghz به عنوان اسیلاتور محلی برای استفاده در گره wsn منطبق بر استاندارد ieee802.15.4/zigbee ارائه شده است. برای کاهش توان مصرفی و هزینه ساخت، سنتز کننده فرکانسی از نوعinteger-n pll (phase locked loop) انتخاب شده است. همچنین یک بلوک شکل دهنده موجی جدید برای استفاده در مدولاتور oqpsk طراحی و پیاده سازی شده ...

Journal: :journal of electrical and computer engineering innovations 2013
a. ghanbari a. sadr m. nikoo

in this paper, a high speed delay-locked loop (dll) architecture ispresented which can be employed in high frequency applications. in order to design the new architecture, a new mixed structure is presented for phase detector (pd) and charge pump (cp) which canbe triggered by double edges of the input signals. in addition, the blind zone is removed due to the elimination of reset signal. theref...

Journal: :international journal of smart electrical engineering 2015
mohammad zarei mohammad karimadini mohsen nadjafi abolfazl salami

this paper proposes a new method for parameter estimation of distorted single phase signals, through an improved demodulation-based phase tracking incorporated with a frequency adaptation mechanism. the simulation results demonstrate the superiority of the proposed method compared to the conventional sogi (second-order generalized integrator)-based approach, in spite of the dc-offset and harmon...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه شیراز 1377

برای عملیات گوناگون زیرآبی از قبیل بازیابی اطلاعات تجهیزات زیرآبی و انتقال بلادرنگ سیگنال سنسورهای زیرآبی، به انتقال اکوستیکی داده با نرخ زیاد نیاز است . در کانالهای کم عمق، تداخل سیگنالهای چند مسیری ناشی از انعکاسهای سطح و کف ، مانع اصلی مخابرات اکوستیکی است . بنابراین ایجاد یک مدل مناسب از کانال و طراحی یک سیستم مخابراتی با اطمینان بالا برای این محیط بسیار اهمیت دارد. مخابرات همزمانی فاز با س...

A. Ghanbari A. Sadr M. Nikoo

In this paper, a high speed delay-locked loop (DLL) architecture ispresented which can be employed in high frequency applications. In order to design the new architecture, a new mixed structure is presented for phase detector (PD) and charge pump (CP) which canbe triggered by double edges of the input signals. In addition, the blind zone is removed due to the elimination of reset signal. Theref...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه ارومیه 1379

در این پایان نامه یک phase locked loop کاملا" مجتمع شده با نویز پایین با تکنولوژی cmos در استاندارد 0.5 میکرون طراحی گردیده. برای کاهش نویز تمامی بخشهای سنتزکننده فرکانس را بصورت دیفرانسیلی طرح می کنیم تا حساسیت سیستم نسبت به نویز تغذیه وبستر را به حداقل برسانیم هم چنین قسمتهای دیجیتالی بصورت استاتیک لاجیک طراحی گردیده اند تا نویز کمتری ایجاد نمایند. در این مدار بلوک اشکارساز فاز- فرکانس طوری ط...

نمودار تعداد نتایج جستجو در هر سال

با کلیک روی نمودار نتایج را به سال انتشار فیلتر کنید