امروزه بحث کنترل و مانیتورینگ سیستم یکی از مهترین بحث ها در شبکه ی قدرت می باشد که برای طراحی ادوات کنترلی به دانستن دقیق وضعیت شبکه ی قدرت نیازمندیم. با دانستن وضعیت شبکه در هر لحظه میتوان از تغییرات ولتاژ، جریان، فرکانس مطلع بود و میتوان با عملکردی مناسب از خارج شدن این پارامترها از حول نقطه ی کاری جلو گیری کرد. یکی از پارامترهایی که باید تشخیص داده شود فرکانس شبکه می باشد که در این پایان نام...

امروزه با رشد روزافزون صنعت ارتباطات و تقاضای سیستم های مخابراتی سرعت بالا، کاربرد حلقه های قفل فاز به عنوان یکی از اجزای اساسی و پر کاربرد سیستم های مخابراتی افزایش یافته است. در میان انواع مختلف حلقه های قفل فاز، حلقه های قفل فاز باینری (bang-bang) به دلیل سرعت بالا، کابرد وسیعی در طراحی سنتزکننده های فرکانس، مدولاسیون فرکانس و مدارهای بازیابی اطلاعات و ساعت دارند. از اینرو تحلیل، طراحی و پیا...

در این پایان نامه یک حلقه قفل شده فاز دیجیتال بر اساس کنترل کننده فضای حالت تحلیل و طراحی می شود. پیشرفت هایاخیردرتکنولوژیمدارمجتمع(ic)فرکانس بالابهسمتطراحیمدار هایدیجیتالاست. حلقه قفل شده فاز دیجیتال نسبت به حالت آنالوگ آن مزیت های بسیاری دارد؛ مساحت کم، طراحی ولتاژ پایین، مقیاس پذیری ،توان مصرفی پایین، طراحی دوباره آسان با تغییر فرایند و کوچک شدن تنها بخشی از مزیت های pll دیجیتال می باشد. همچ...

در این پایان نامه مسائلی که در مورد تحلیل pll وجود دارند بررسی شده و روش هایی برای تحلیل دقیق تر آن ارائه میشود. در تحلیل رفتار pll مدار آشکارساز فاز نقش بسیار مهمی دارد و برای پیش بینی درست رفتار pll نیاز به یک مدل دقیق برای آشکارساز فاز می باشد. در بسیاری از مراجع، آشکارساز فاز به صورت یک منبع ولتاژ وابسته مدل می شود اما از آنجا که پیاده سازی عملی آشکارساز با ترانزیستور انجام می شود، منبع ولت...

در این مقاله یک اسیلاتور کنترل شوندهی دیجیتال برای حلقه های قفل فاز تمام دیجیتال پیشنهاد شده است. اسیلاتور کنترل شونده ی دیجیتال پیشنهادی براساس استفاده از یک مدولاتور دلتا سیگما به عنوان مبدل دیجیتال به آنالوگ می باشد. با استفاده از مبدل دیجیتال به آنالوگ دلتا سیگما می توان به دقت بالای فرکانسی (18 بیت) برای کنترل اسیلاتور کنترل شونده دیجیتالی دست یافت. خروجی مبدل دیجیتال به آنالوگ دلتا سیگما ...

حلقه قفل شده در فاز یکی از الگوریتم های پردازش سیگنال است که دارای کاربردهایی در زمینه های گوناگون مانند سیستم های مخابراتی، کنترل سیستم های قدرت و الکترونیک قدرت برای اهداف سنکرون سازی، آشکارسازی فاز و تخمین مولفه اصلی سیگنال ورودی می باشد. ساختار مرسوم حلقه قفل شده در فاز شامل سه بلوک آشکارساز فاز، فیلتر حلقه و نوسان ساز کنترل شده با ولتاژ است. نوسان ساز کنترل شده با ولتاژ یک سیگنال سینوسی تو...

در این پایان نامه یک phase locked loop کاملا" مجتمع شده با نویز پایین با تکنولوژی cmos در استاندارد 0.5 میکرون طراحی گردیده. برای کاهش نویز تمامی بخشهای سنتزکننده فرکانس را بصورت دیفرانسیلی طرح می کنیم تا حساسیت سیستم نسبت به نویز تغذیه وبستر را به حداقل برسانیم هم چنین قسمتهای دیجیتالی بصورت استاتیک لاجیک طراحی گردیده اند تا نویز کمتری ایجاد نمایند. در این مدار بلوک اشکارساز فاز- فرکانس طوری ط...

با پیشرفت روزافزون مخابرات بی سیم در دو دهه اخیر، استفاده از سنتزکننده های سریع و باکیفیت، مورد توجه طراحان و محققان قرار گرفته است. سنتزکننده های فرکانسی اساساً بر مبنای حلقه های قفل فاز پیاده می شوند و به صورت کلی در دو دسته مود صحیح و مود کسری قرار می گیرند که تفاوت اصلی آنها در نحوه انجام تقسیم فرکانسی در مسیر فیدبک است. سنتزکننده های مود کسری به صورت ذاتی دارای سرعت بیشتری نسبت به سنتزکننده...

در این مقاله، یک راهکار جدید با استفاده از الگوریتم بهینه سازی گرادیان برای ساخت حلقه های قفل شده تاخیر ارائه شده است. از جمله ویژگی های برجسته این ساختار می توان به سرعت بالای قفل شدن و فرکانس بالای عملکرد مدار اشاره کرد. در این ساختار به جای بلوکهای آشکارساز فاز-فرکانس، پمپ بار و فیلتر حلقه از یک پردازنده استفاده شده است. در فرستنده های دیجیتال از یک پردازنده برای دیکد کردن، کد کردن، آشکارساز...

یکی از چالش­های مهم در طراحی ضرب کننده­های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن یا زمان نشست مدار است. در همین راستا در این مقاله یک ساختار متداول برای حلقه قفل شده تاخیر در نظر گرفته می­شود که در آن تعداد سلولهای تاخیر موجود در مسیر مستقیم سیگنال مشخص است. در ادامه با استفاده از الگوریتم بهینه­سازی ژنتیک، حلقه قفل شده تاخیر طراحی شده مورد بررسی و پردازش قرار می­گیرد. الگوریت...