نتایج جستجو برای: مدار بازیافت پالس ساعت

تعداد نتایج: 37200  

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه علم و صنعت ایران - دانشکده مهندسی برق 1385

با توجه به توسعه روز افزون صنایع نیمه هادی کارایی آی سی ها پیشرفت چشمگیری داشته است. یکی از زمینه هایی که نیمه هادی ها در آن کاربرد ویژه دارند صنایع مخابرات و انتقال داده ها می باشد. در حالیکه در سال های قبل از وسایل مسی به سختی می تونستیم سرعت انتقال اطلاعات را افزایش دهیم. اما امروزه با اختراع فیبر نوری سرعت انتقال اطلاعات به میزان چشم گیری افزایش یافته و در نتیجه نیاز به مدارهای گیرنده و فرس...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه شهید چمران اهواز - دانشکده مهندسی 1390

امروزه با رشد بسیار زیاد تعداد کاربران اینترنت و نیاز به انتقال اطلاعات با حجم بالا از جمله صوت و تصویر، نیاز به شبکه های پرسرعت مخابرات هرچه بیشتر احساس می شود.در این میان، مخابرات نوری با توجه به سرعت بسیار بالایی که دارد می تواند پاسخ گوی این نیاز روزافزون به پهنای باند بالا باشد. فیبرهای نوری با توجه به تلفات کم و پهنای باند وسیع خود محیطی مناسب برای انتقال این داده پرسرعت است. امروزه علاوه...

پایان نامه :دانشگاه آزاد اسلامی - دانشگاه آزاد اسلامی واحد یزد - دانشکده برق و الکترونیک 1392

این پایان نامه یک معماری جدید را برای سازنده فرکانس بالا و عمدتاً با تمرکز در محدوده فرکانسی 60 گیگاهرتز پیشنهاد می کند. این معماری شامل یک حلقه فاز قفل شده(pll) همراه با یک نوسان ساز با تزریق قفل شده(ilo) است. به منظور تولید پالس های باریک و کاهش نسبت ضرب نوسان ساز با تزریق قفل شده(ilo) ، یک حلقه تاخیر قفل شده(dll) همراه با یک مولد پالس استفاده شده است. از خط تاخیری پسیو قرار گرفته در بالای اسی...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه تبریز 1390

طراحی شبکه توزیع پالس ساعت در سطح عمومی برای ریزپردازنده های چند گیگاهرتزی بطور روزافزونی مشکل ، وقت گیر و پیچیده میشود. ازآنجا که مشکلاتی از قبیل اختلاف مکانی یا زمانی در رسیدن پالس ساعت jitter,skew) ( از چالشهای اصلی و اساسی شبکه توزیع پالس ساعت بوده اند، با ادامه روند افزایش فرکانس کاری ریزپردازنده ها این دو فاکتور skew و jitter باید نسبت به طول دوره پالس ساعت کاهش یابند.از این رو روشهای گون...

در این مقاله به طراحی و شبیه سازی یک مدار مجتمع بازیابی ساعت و داده­ی سریع با نرخ داده­ی 5 گیگابیت برثانیه با روش فاز میانی پرداخته شده است. مدارهای بازیابی پالس ساعت و داده از اهمیت ویژه­ای در مخابرات نوری برخوردار هستند و در گیرنده­های پرسرعت نقش کلیدی دارند. مدار پیشنهادی با به کارگیری روش فاز میانی و با استفاده از فناوری سی ماس18/0 میکرومتر در شبیه ساز ADS طراحی و شبیه ‌سازی ‌شده است. نتایج...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی اصفهان - دانشکده برق و کامپیوتر 1389

پیشرفت پیوسته تکنولوژی cmos و کوچک شدن ابعاد باعث افزایش تراکم و در نتیجه افزایش کارآیی مدارهای مجتمع دیجیتال شده است. این افزایش تراکم علاوه بر پیچیدگی طراحی، با افزایش توان مصرفی مدار و اثرات دیگری مثل افزایش جریان مصرفی، حرارت تولیده شده و کاهش میزان قابلیت اطمینان مدار همراه است. همچنین اثرات مرتبه دو همچون جریانهای نشتی نیز به صورت مولفه موثر در توان مصرفی ظاهر شده اند به گونه ای که در تکن...

این مقاله به بهبود عملکرد یک مدار آشکارساز فاز- فرکانس مبتنی بر لچ پالس می‌پردازد. مدار پیشنهادی شامل تولیدکننده پالس، مدار لچ شامل دو گیت وارونگر و مدار بازنشانی است. با تغییر مسیر بازنشانی و کاهش زمان آن، ناحیه کور کاهش‌یافته و به‌تبع آن محدوده تشخیص فاز بیش از 16 درجه و فرکانس کاری مدار بیش از MHz 500 افزایش‌یافته است. این مدار به‌جای استفاده از سیگنال‌های خروجی برای بازنشانی مدار، از سیگنال...

پایان نامه :وزارت علوم، تحقیقات و فناوری - دانشگاه کردستان - دانشکده مهندسی 1393

در مدارهای سنکرون دیجیتال، کلاک یکی از مهم ترین اجزاء است. کلاک سیگنالی است که از یک منبع گرفته شده و تعیین کننده فرکانس کاری مدار است. مصرف کننده های اصلی کلاک فیلیپ فلاپ ها هستند که در مسئله سنتز درخت کلاک ماجول خوانده می شوند. چون هدف ما ساختن درخت کلاک با انحراف صفر است بنابراین باید حتماً از ساختار درخت h استفاده کنیم. از آنجایی که محل قرار گرفتن ماجول ها قبل از ساختن درخت کلاک مشخص است. بن...

حبیب الله رشوند

بدنبال ارائه اولین طرح صفر ، بخش تلفن مرکز تحقیقات مخابرات ایران دومین طرح خود را پس از یک سری مطالعات و تلاش های پی گیر ارائه مینماید . این طرح نخست با ایده ساده کردن اول و اقتصادی نمودن آن شروع گردید و کمک تکنیک عناصر IC پیشروی در عمل مختصر کردن قسمت های مختلف سبک تر و کوچکتر کردن دستگاه در تمام مدت ادامه یافت و در چند مرحله تقریبا تمام طرح دگرگون گردید و روش ورود پالسها ، قطع مدارها ، مدار ب...

احمد رضا شرافت محمود محضب

در این مقاله سخت افزار سیستم رمزنگار DES طراحی و عملکرد آن بررسی می شود. این سخت افزار که پالس ساعت 20MHz کار می کند ، قادر است که داده های ورودی را با نرخی برابر Mbps 80 رمز کند که نسبت به سخت افزارهای موجود ،دو برابر سریعتر است. سخت افزار طراحی شده بصورت مدار مجتمع ساخته می شود. کلیه مراحل طراحی و بررسی عملکرد سخت افزار با استفاده از زبان استاندارد VHDL انجام شده است. مزیت استفاده از VHDL ای...

نمودار تعداد نتایج جستجو در هر سال

با کلیک روی نمودار نتایج را به سال انتشار فیلتر کنید