پیاده سازی چند الگوریتم مسیریابی نوعی در شبکه های روی تراشه توری روی fpga و ارائه یک الگوریتم جدید

پایان نامه
چکیده

با پیشرفت سریع فناوری نیمه هادی، امکان قرار دادن شمار بالایی از هسته های پردازشی روی یک تراشه فراهم شده است. روش های کنونی ارتباط دهنده مولفه های روی تراشه از جمله روش گذرگاه، به عنوان یک گلوگاه اصلی در مقیاس پذیری سیستم های روی تراشه به حساب می آیند. کاستی های روش های موجود طراحان vlsi را بر آن داشته است با با بهره گرفتن از مفاهیم و ایده های معماری موازی و شبکه های کامپیوتری، یک معماری ارتباطی بهینه برای سیستم های روی تراشه با عنوان " شبکه ی روی تراشه" ارایه نمایند. امروزه با توجه به پیشرفت فناوری ساخت fpga و قابلیت بازپیکربندی مجدد آن، استفاده از این تراشه ها برای طراحی و آزمون شبکه های روی تراشه با حجم کوچک و متوسط توجیه پذیر شده است. یکی از مسایل موثر بر پارامترهای ارزیابی شبکه های روی تراشه چگونگی مسیریابی بسته ها در شبکه است. نوع ترافیک خاص برنامه های کاربردی مبتنی بر شبکه های روی تراشه می تواند بر انتخاب الگوریتم مسیریابی مناسب برای این برنامه ها اثرگذار باشد. ما در این پایان نامه تلاش می کنیم تا با توجه به الگوهای خاص ترافیکی مورد استفاده در برنامه های کاربردی، یک الگوریتم مسیریابی برای این نوع برنامه ها ارایه کنیم که در مقایسه با الگوریتم های رایج مسیریابی از کارایی بالاتری برخوردار باشد. در این راستا برای پیاده سازی، محاسبه و مقایسه ی پارامترهای ارزیابی شبکه از بستر fpga استفاده می نماییم.

۱۵ صفحه ی اول

برای دانلود 15 صفحه اول باید عضویت طلایی داشته باشید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

طراحی و شبیه سازی الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه

      چکیده   افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت بخش های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است   در مقیاس های زیر میکرون تکنولوژی، تحمل پذیری نقص یک عامل با اهمیت در ارتباط با شبکه روی تراشه می شود. این مقاله الگوریتم های تحمل پذیر نقص برای استفاده در حوزه شبکه بر روی تراشه را ب...

متن کامل

طراحی و شبیه سازی الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه

چکیده   افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت بخش های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است   در مقیاس های زیر میکرون تکنولوژی، تحمل پذیری نقص یک عامل با اهمیت در ارتباط با شبکه روی تراشه می شود. این مقاله الگوریتم های تحمل پذیر نقص برای استفاده در حوزه شبکه بر روی تراشه را بررسی و...

متن کامل

پیاده سازی یک الگوریتم قطعه بندی پوست روی fpga

در گذشته نه چندان دور، طرفین اصلی در یک سیستم ارتباطی انسان ها بوده اند اما با پیشرفت تکنولوژی در این زمینه تغییرات گسترده و چشمگیری رخ داده است. بطور مثال با به وجود آمدن حوزه های تحقیقاتی جدیدی همچون hci نیاز به ایجاد رابط های ارتباطی نوینی بین انسان و کامپیوتر به وجود آمده است. این جاست که قطعه بندی پوست بعنوان یکی از روش-های پایه ای در تعیین بخش هایی از یک تصویر که از پوست انسان پوشیده شده ...

15 صفحه اول

طراحی و شبیه سازی یک الگوریتم مسیریابی در شبکه های سیّار اقتضایی مبتنی بر شبکه های عصبی مصنوعی

چکیده یکی از انواع شبکههای بی سیم که در سالهای اخیر بسیار مورد توجه قرار گرفته اند، شبکههای اقتضایی سیّار است که از تعدادی گره متحرک تشکیل شده است. متغیّر بودن موقعیت نسبی گرههای تشکیل دهنده، نیاز به الگوریتم مسیریابی چابکی دارد که بتواند تحّرک گرهها را مدیریت نموده و بستههای انتقال یافته را به طرز صحیحی به مقصد برساند به طوری که هیچ یک از دو طرف ارتباط از وجود تحّرک در گرههای شبکه مطلع نشوند. ای...

متن کامل

طراحی و شبیه سازی الگوریتم های مسیریابی تحمل پذیر نقص در شبکه بر روی تراشه

افزایش پیچیدگی طراحی مدارهای مجتمع از یک سو و نیاز به جداسازی فعالیت قسمت های محاسباتی و ارتباطی در تراشه های امروزی از سویی دیگر، مسیر طراحی را به سوی سامانه های مبتنی بر شبکه روی تراشه سوق داده است. و این امر را بر اساس مرتبط کردن هسته ها و مولفه های از پیش طراحی شده محقق نموده است. لذا شبکه بر روی تراشه یک وسیله ارتباطی در محیط تراشه سیستمی است که هدف اصلی آن فراهم کردن زیربنایی موثر برای ار...

15 صفحه اول

طراحی و پیاده سازی مسیریاب برای یک ساختار شبکه روی تراشه درون fpga

در این پایان نامه، ساختار یک مسیریاب برای کاربردهای شبکه روی تراشه، طراحی و شبیه سازی شده و درنهایت، یک شبکه با توپولوژی مش درون fpga پیاده سازی شده است. نتایج شبیه سازی و روال تست سیستم نهایی در فصل های چهارم و پنجم توضیح داده شده و در نهایت راهکارهایی برای تکمیل این پروژه ارائه گردیده اند. بخش اصلی این کار پیاده سازی عملی درون fpga است.

15 صفحه اول

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}


نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه صنعتی امیرکبیر(پلی تکنیک تهران) - دانشکده مهندسی کامپیوتر

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023