در این پایان نامه طراحی یک حلقه ی قفل شونده در فاز برای کاربردهای فرکانس بالا در توان مصرفی پایین در نظر گرفته شده است. حلقه های قفل شونده در فاز تقریباً در تمام سیستم های مخابراتی استفاده می شوند. کاربردهای آن ها شامل بازیابی ساعت از سیگنال های دیجیتالی، مدولاسیون و دمدولاسیون، بازیابی سیگنال حامل از سیگنال های ماهواره ای و غیره می باشد. در مدار پیشنهادی با نوآوری در طراحی دو مدار آشکارساز فاز ...

این پایان نامه یک معماری جدید را برای سازنده فرکانس بالا و عمدتاً با تمرکز در محدوده فرکانسی 60 گیگاهرتز پیشنهاد می کند. این معماری شامل یک حلقه فاز قفل شده(pll) همراه با یک نوسان ساز با تزریق قفل شده(ilo) است. به منظور تولید پالس های باریک و کاهش نسبت ضرب نوسان ساز با تزریق قفل شده(ilo) ، یک حلقه تاخیر قفل شده(dll) همراه با یک مولد پالس استفاده شده است. از خط تاخیری پسیو قرار گرفته در بالای اسی...

در این پایان نامه، مراحل طراحی و ساخت یک سینتی سایزر سیستم جهش فرکانسی تشریح شده است . در سیستمهای مخابراتی مبتنی بر جهش فرکانسی، با زمانبندی مشخصی فرکانس ارسال و دریافت اطلاعات تغییر داده می شود. فرمان تغییر فرکانس از سوی یک مولد رشته شبیه تصادفی به واحد سینتی سایزر اعلام می گردد. سینتی سایزر سیستم با فیدیکی است که قادر است با استفاده از یک مرجع ثابت و کاملا پایدار، فرکانسهای متعددی را در یک ح...

در این پایان نامه یک مدار حلقه قفل تاخیر با دو لبه سنکرون شونده با سرعت قفل بالا، محدوده فرکانسی وسیع و ولتاژ تغذیه پایین شرح داده شده است که اغلب در پروسه های هم تراز کننده ساعت مورد استفاده قرار می گیرد. در این پروژه، دو معماری تقریبا مشابه پیشنهاد شده است. نتایج شبیه سازی با برنامه hspice بر پایه تکنولوژی های cmos ?m18/0 و ?m13/0 می باشد. معماری پیشنهادی اولیه، حلقه قفل تاخیر با دو لبه سنکر...

در این مقاله یک استراتژی کنترلی فعال بر مبنای نوسانات چرخشی اجباری به منظور کاهش ارتعاشات ناشی از جریان بر روی یک استوانه دایره ای دو درجه آزادی که آزادانه در جهات طولی و عرضی حرکت می کند، در نظر گرفته شده است. معادلات حاکم بر میدان جریان، معادلات ناویر استوکس تراکم ناپذیر دو بعدی می باشد که به روش حجم محدود گسسته سازی شده است. نسبت فرکانسی f_rot/f_n، و نرخ چرخش α، دو پارامتر مهم در نوسانات چرخ...

چکیده: کاربرد وسیع حلقه‏های قفل شونده فاز در انواع مدارهای مخابراتی و الکترونیکی و چند منظوره بودن این مدارها، سبب شده است که طراحی بهینه آن‏ها مورد توجه پژوهشگران قرار گیرد. بی تردید توان مصرفی پایین و تاخیر کمتر از مهم‏ترین اهدافی است که در طراحی حلقه‏های قفل شونده فاز به آن پرداخته می‏شود. در این تحقیق، فرآیند طراحی و بهینه‏سازی عملکرد حلقه های قفل شونده فاز در سطح مدارهای مجتمع، با استفاده ...

امروزه از فیبر نوری به دلیل داشتن پهنای باند بسیار بالا، جهت انتقال حجم زیادی از داده استفاده می شود. اما داده پس از عبور از فیبر به دلیل اثرات غیرایده آل آن خراب می شوند. بنابراین نیاز است که داده های انتقالی توسط فیبر در سیستم گیرنده توسط مدار بازیابی کلاک و داده (cdr) بازیابی شوند که حلقه های قفل فاز (pll) نقش اصلی را در این مدارها دارند. از میان حلقه های قفل فاز، حلقه قفل فاز باینری یا بنگ-...

In this paper, a new approach using gradient optimization algorithm for delay locked loop (DLL) is provided. Among the salient features of this structure, the proposed DLL can be quickly locked and can be used as a high-frequency circuit. In this novel architecture a digital signal processor (DSP) is used instead of phase detector, charge pump and loop filter. In digital transmitters to select ...

با توجه به گسترش سریع تکنولوژی فرا پهن باند، نیاز به مدارهای فرستنده/گیرنده مجتمع با توان و نویز کم روز به روز در حال افزایش است. یکی از بلوک های اساسی در این مدار ها سینتی سایزر فرکانسی است که باید برای کاربردهای فرا پهن باند بهینه شود. هدف اصلی این پایان نامه آنالیز و طراحی سینتی سایزر فرکانسی فرا پهن باند بر پایه حلقه قفل فاز می باشد. قسمت های مختلف حلقه قفل فاز شامل مقسم فرکانسی، نوسان ساز ...

چکیده حلقه های قفل فازبه طور گسترده درگیرنده های مخابراتی دیجیتال و میکروپروسسورهایی با عملکرد و سرعت بالا به عنوان تولید کننده فرکانس و مولدهای کلاک برای مدارات مجتمع استفاده می شوند. در حالی که سرعت این سیستم ها افزایش می یابد، حلقه های قفل فازی با عملکرد فرکانسی بالا و نویز فاز کم نیاز است. حلقه قفل شده فاز یک سیستم فیدبک دار است که با یک اسیلاتور کنترل شده با ولتاژ و یک مقایسه کننده فاز به...